F8EOZ » Q-point http://www.f8eoz.com Informatique - Electronique - Ham radio Thu, 11 May 2017 15:37:43 +0000 fr-FR hourly 1 http://wordpress.org/?v=3.5 Transceiver CW 20 m – BFO http://www.f8eoz.com/?p=2048 http://www.f8eoz.com/?p=2048#comments Thu, 25 Oct 2012 08:43:12 +0000 admin http://www.f8eoz.com/?p=2048 « Rien ne naît ni ne périt, mais des choses déjà existantes se combinent, puis se séparent de nouveau. »  Anaxagore de Clazomènes (500 av. J.C.).

L’oscillateur de battement ou BFO « Beat Frequency Oscillator » est utilisé en CW pour créer un signal audible. L’oscillateur fonctionne sur une fréquence légèrement décalée au dessus ou en dessous de la fréquence intermédiaire. Le signal issu du BFO, le signal de fréquence intermédiaire sont injectés dans le détecteur de produit pour obtenir après filtrage le signal audible. La note du signal se situe en général de 600 à 800Hz.

Le signal du BFO doit être plus grand que le signal de fréquence intermédiaire et assez puissant pour rendre passantes les diodes du détecteur de produit.

Cahier des charges
Le BFO comprendra 2 étages qui auront les caractéristiques suivantes:

  • un oscillateur à quartz du type Colpitts ou Clapp dont la fréquence est légèrement décalée au moyen d’un condensateur,
  • un amplificateur tampon ou buffer à JFET qui présente une haute impédance à l’oscillateur, assurant l’isolation de l’oscillateur et qui réalise l’adaptation d’impédance,
  • fréquence d’oscillation F= 10.240Mhz + Δf ( Δf ≈ 800 Hz ),
  • impédance de sortie 50Ω,
  • puissance délivrée 6 à 7dBm sur 50Ω.

La figure 1 ci-dessous montre le schéma du circuit.

Figure 1: schéma du BFO

Figure 1: schéma du BFO

Download  Télécharger les fichiers Kicad.


Amplificateur à JFET canal N MPF102
Caractéristiques:

  • montage source commune,
  • polarisation automatique avec résistance de source (self biasing),
  • découplage de la résistance de source,
  • transformateur de sortie réalisant l’adaptation d’impédance.

Choix du point de polarisation (quiescent point ou Q-point)
Il est réalisé graphiquement en utilisant Ltspice.
Dans ce qui va suivre, on pose :

  • Id = courant de drain,
  • Vgs = tension gate-source,
  • Vp = tension de pincement,
  • Idss =  courant de saturation drain-source quand la tension Vgs = 0.

1°) Mesure de la tension de pincement Vp ou Vgs(off) et du courant de saturation drain-source quand la tension Vgs = 0

La tension gate-source Vgs commande le courant drain-source Id. En amplification, le transistor fonctionne dans la zone de pincement (pinch-off region). L’équation du courant de drain dans la zone du canal pincé s’écrit:
Id ≈ Idss (1 -Vgs/Vp)²    –>équation (1)
C’ est une équation de forme quadratique dont l’intervalle d’utilisation est
Vgs = [Vp, 0]
La figure 2 ci-dessous montre le schéma de simulation qui permet de tracer la courbe
Id = f(Vgs) dans l’ intervalle Vgs = [Vp, 0].
La courbe coupe l’axe des ordonnées à Vgs = 0 et Id = Idss = 12,34mA.
La courbe coupe l’axe des abscisses à Id = 0 et Vgs = Vp =-3,26V.

Figure 2: schéma de simulation et courbe Id=f(Vgs)

Figure 2: schéma de simulation et courbe Id=f(Vgs)

2°) Choix du point de polarisation Q

Le point de fonctionnement doit être placé dans la partie la plus linéaire de la courbe pour garantir la plus grande excursion possible du signal d’entrée vgs sans déformation, autrement dit la meilleure amplification possible. La figure 3 montre la fonction
Id = f(Vgs)
représentée sans dimension sous forme d’une courbe normalisée à l’unité :
Id/|Idss| = (1 -Vgs/|Vp|)²
Elle permet de déterminer graphiquement les coordonnées du point de repos. En plaçant Id à la moitié de Idss,
Q =( -0,3  , 0,5)
soit Id = 0,5 Idss = 6,17mA et Vgs = -0,3Vp = -0,978V.

Figure 3: courbe Id=f(Vgs) normalisée à l' unité

Figure 3: courbe Id=f(Vgs) normalisée à l’ unité

3°) Calcul de la transconductance gm

La transconductance gm est le coefficient directeur (pente) de la tangente au point Q. C’est le nombre dérivé au point d’abscisse Vgs = -0,3|Vp| avec |Vp| = 3,26.
La dérivée de la fonction f(x) = Ku² est 2Ku’u
avec x= Vgs, K = Idss = 12,34 , u = (1 – Vgs/Vp), u’ = -1/Vp
Il vient gm = (-2Idss/Vp)(1 – Vgs/Vp)
De l’équation (1) on tire (1 – Vgs/Vp) = √(Id/Idss)
D’où gm = -(2Idss/Vp)√(Id/Idss) = -(2*12,34/-3,26)√(1/2) = 5,36mA/V

4°) Calcul de la résistance de source Rs

Puisque Is ≈ Id alors Rs = Vgs/Id = 0,978V/6,17mA = 159Ω = 150Ω valeur standard la plus proche.

5°) Calcul de la résistance de charge

Les figures 2 et 3 montrent qu’il est possible d’ utiliser une amplitude de 3mA p autour du point de repos Q. Cette valeur permet de rester dans la partie linéaire de la courbe. Si gm = 5mA/V une tension vgs = 1,2V pp appliquée à l’entrée devrait permettre d’obtenir ce courant.
L’amplificateur doit fournir 7dBm sur 50ohms ce qui correspond à 5mW ou 500,6mV rms ou à 1,416V pp.
En application du principe de conservation de l’énergie, en négligeant les pertes,  il faut pour produire la même puissance au primaire du transformateur avec un courant de 3mA p ou 2,212mA rms, une résistance R1 = 0,005 / (0,002212 * 0,002212) = 1113 Ω. En choisissant 1250Ω , valeur un peu supérieure, nous obtenons un rapport d’impédance qui va bien :
Z1/Z2 = 1250/50=25 d’où rapport du nombres de spires n1/n2 = 5
Dans un transformateur parfait l’impédance vue du primaire est
Z = Z2 * n*n = 50 * 25 = 1250Ω.
Le transformateur est fabriqué avec un tore ferrite large bande FT37-43 dont l’inductance L = 0,3uH*t*t , avec t = nombre de tours.
En prenant 4 tours au secondaire L2 = 0,3 * 4 * 4 = 4,8uH
ce qui donne au primaire avec 4 * 5 = 20 tours, L1 = 0,3 * 20 * 20 = 120uH.
Le rapport 15 tours 3 tours fonctionne aussi.
Le choix du nombre de tours n’est pas dû au hazard. Des valeurs L1 et L2 trop faibles, tout en respectant le rapport d’impédance, donnent à la fréquence de 10,24MHz une impédance vue du primaire trop faible. Au contraire plus les valeurs de L1 et L2 sont élevées, plus on s’approche de l’impédance souhaitée. Voir plus bas au chapitre modélisation du transformateur.
La figure 4 montre l’amplificateur en simulation, sa résistance de sortie au point X, du primaire du transformateur, et sa résistance d’entrée à 10.24MHz.
Ces courbes s’obtiennent avec la simulation AC, en choisissant pour l’axe vertical l’option Representation Bode Linear.
Graphe du haut: résistance de sortie = V(x)/Id(J2) + résistance de drain R5 (schéma figure 1) =  1234 + 100 = 1334Ω.
Graphe du bas: résistance d’entrée = V(in)/I(V2) =  3890Ω. Il faut noter que la résistance d’entrée diminue fortement avec la fréquence.

Figure 4: schéma de l'amplificateur - Résistance d'entrée et de sortie

Figure 4: schéma de l’amplificateur – Résistance d’entrée et de sortie

6°) Analyse Transient – représentation des signaux en fonction du temps

La figure 5 montre le signal vgs = 1V p appliqué à l’entrée (graphe du bas), le courant de drain Id = 6mA pp (graphe du centre), la tension de sortie Vout = 1,5V pp (graphe du haut). On constate que gm = 3mA/V. Notre oscillateur devra fournir 2V pp.

Figure 5: tension d'entrée, courant de drain, tension de sortie

Figure 5: tension d’entrée, courant de drain, tension de sortie

Oscillateur à BJT NPN 2N3904
Caractéristiques:

  • montage collecteur commun,
  • polarisation avec résistance de base,
  • oscillateur Colpitts Clapp à quartz,
  • décalage de fréquence par condensateur en série avec le quartz,
  • tension de sortie 2V pp.

Modélisation du quartz
1°) Subcircuit

Il est basé sur le modèle du quartz dont une description est donnée ici. Pour créer un subcircuit on se reportera à cet article.
Les paramètres du quartz utilisés ci-dessous ont été mesurés avec la méthode G3UUR sur le quartz réel n°2 de 10,240MHz (voir tableau de calcul, méthode G3UUR, disponible en téléchargement) lors de l’étude du  Filtre à quartz.

* C:\Users\Bernard\Documents\TCW20\tcw20BFO\ltc\XTAL.asc
* XTAL - F8EOZ - V 09/10/2012 12:00
* XTAL 10.238400MHz SUBCIRCUIT
* CONNECTIONS: 1
*              | 2
*              | |
.SUBCKT XTAL   1 2  PARAMS: Lm=38.5mH Cm=6.25fF Rs=40 Co=3.5pF
*--------------------------
* Crystal parameters:
* Cm = motional capacitance
* Lm = motional inductance
* Rs = serial resistance
* Co = shunt capacitance
*--------------------------
Lm 1 N001 {Lm} Rser={Rs}
C1 N001 2 {Cm}
Co 1 2 {Co}
.ENDS

2°) Symbole

La création d’un symbole est expliquée dans cet article. La définition des attributs est différente. Les paramètres du quartz pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole. Ceci permet d’utiliser un seul symbole  pour des quartz différents. La figure 6 ci-dessous montre exactement comment la fenêtre des attributs doit être remplie pour un fonctionnement correct. La ligne SpiceLine contient les paramètres par défaut du quartz: Lm=38.5m Cm=6.5f Rs=40 Co=3.5pf  qui pourront être modifiés lors de l’utilisation du symbole.
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire xtal qui recevra vos symboles. Enregistrer le symbole xtal.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib XTAL.sub

Figure 6: attributs du symbole quartz

Figure 6: attributs du symbole quartz

6°) Analyse Transient – représentation des signaux en fonction du temps

La figure 7 montre le modèle de simulation. Avec la résistance de base choisie la tension d’émetteur Ve = 2,4V. La figure 8 montre la forme du signal obtenu en sortie.

Figure 7: schéma de l'oscillateur

Figure 7: schéma de l’oscillateur

Figure 8: schéma de l'oscillateur - signal de sortie

Figure 8: schéma de l’oscillateur – signal de sortie


Modélisation du transformateur
1°) Subcircuit

De la même manière que le quartz, j’ai créé un subcircuit pour le transformateur de sortie de l’amplificateur.
Les paramètres du transformateur sont:

  • L2 = inductance en uH du secondaire,
  • n = ratio nombre de spires du primaire / nombre de spires du secondaire.

L’inductance L1 est calculée.

* C:\Users\Bernard\Documents\TCW20\tcw20BFO\ltc\xfmr_p1_s1.asc
* xfmr_p1_s1 Transformer primary 1 secondary 1 SUBCIRCUIT
* CREATED ON 31/10/2012 AT 10:00
* CONNECTIONS:     Primary 1
*                  | Primary 2
*                  | | 1 Secondary 3
*                  | | | 1 Secondary 4
*                  | | | |
*                  | | | |
.SUBCKT xfmr_p1_s1 1 2 3 4 PARAMS: L2=4.8u n=5
*--------------------------
* Transformer parameters:
* L2 = uHenries secondary inductance
* n =  turns ration between primary turns/ secondary turns
* Sample: L2 = 4.8uH, n=5, L1=120uH
*--------------------------
L1 2 1 {L2*n*n}
L2 4 3 {L2}
k L1 L2 1
.ENDS

2°) Symbole

De la même façon j’ai créé le symbole. La ligne SpiceLine contient les paramètres par défaut qui pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole: L2=4.8uH n=5 .
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire xfmr qui recevra vos symboles. Enregistrer le symbole xfmr_p1_s1.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib XFMR_p1_s1.sub .

6°) Analyse AC – bande passante du transformateur

La figure 9 montre le modèle de simulation et la mesure du paramètre S21 du quadripôle. Le générateur au primaire a une résistance de 1250Ω, le secondaire est chargé à 50Ω. Le test montre qu’à 10MHz l’atténuation = 0 dB. Le test montre que l’atténuation augmente fortement à cette fréquence quand l’inductance diminue.

Figure 9: bande passante du transformateur - paramètre S21

Figure 9: bande passante du transformateur – paramètre S21

Download  Télécharger les fichiers LTspice.

Réalisation
Circuit imprimé
La photo 1 ci-dessous, montre le circuit réalisé sur une plaque d’époxy cuivrée simple face de 5,6 x 2,4 cm. Pour tracer le circuit j’applique la même méthode, simple et rapide. Après avoir nettoyé parfaitement la face cuivrée, je l’ enduis entièrement au gros feutre noir permanent. Ensuite, muni d’un réglet et d’une pointe à tracer je trace directement sur la face ainsi enduite, le quadrillage: 2 rails de 4mm, situés de part et d’autre de 2 lignes de 8mm. Chaque rail sert de ligne de masse. Les 2 lignes du milieu sont divisées en 7 parties de 8mm. Nous obtenons ainsi 2×7 =14 îlots de 8x8mm. La pointe à tracer enlève l’encre. J’obtiens un tracé fin et parfait. Le circuit est plongé dans un petit récipient à peine plus grand que le circuit, contenant un dé à coudre d’eau tiède dans lequel sont dilués 6 grains de perchlorure. Le circuit est gravé en 15mn avec un minimum d’acide. Après l’avoir nettoyé parfaitement, le circuit est étamé immédiatement avec de la soudure et un fer très chaud pour empêcher l’oxydation du cuivre.

Photo 1: Circuit imprimé du BFO

Photo 1: Circuit imprimé du BFO

Composants
Le circuit ainsi gravé est fin et précis. Il est bien adapté aux composants CMS ou SMD 0805 et 1206 que j’utilise maintenant presque exclusivement. Les condensateurs (schéma figure 1) C1, C2, C3  sont des NP0, C4 est un petit trimmer céramique.  Ces composants sont tous achetés sur Ebay qui offre dans ce domaine, un vaste choix. L’étamage du cuivre permet de souder facilement ces petits composants. J’utilise pour les souder, un fer Weller WSP80 muni de la panne standard de 2mm. Le transformateur de sortie, calculée avec mini ring core calculator de DL5SWB est fait de 20 tours pour le primaire et de 4 tours pour le secondaire, de fil de Cu émaillé de 0,6 mm récupéré sur un ancien téléviseur, bobinés sur tore ferrite FT37-43 acheté chez kits and parts.

Test
Dispositif phase 1
Avant de passer à la soudure, le circuit a d’abord été monté entièrement avec des composants traversants sur platine de prototypage (breadboard). En effet, échaudé par la construction du VFO, j’ai préféré m’assurer que l’oscillateur oscillait et que l’amplificateur n’oscillait pas!

Dispositif phase 2
Chaque rail du circuit est soudé à la carte mère qui, en procurant un bon plan de masse, le tient fermement.
Résistance de charge connectée en sortie du BFO = 50Ω.

Résultat

Oscilloscope, échelle Y=50mV/cm, sonde atténuatrice x10, échelle X=0,5 us/cm loupe x5.
La photo 2 ci-dessous, montre le signal obtenu en sortie, Vout ≈ 1.5V p-p soit 0.53V rms ou encore 7.5dBm sur 50Ω et F ≈ 10MHz.

Photo 2: Signal de sortie du BFO

Photo 2: Signal de sortie du BFO

Références
Electronique de puissance – Transistor à effet de champ à jonction (JFET) – F6CSX Joël Redoutey
Radiocommunications – Oscillateurs RF – F6CSX Joël Redoutey
Indian Institute of  Technology –  Field Effect Transistors
MIT – Massachusetts Institute of Technology –  JFET amplifier configurations
JFET biasing tutorial by W7ZOI

Index des articles de la catégorie Transceiver

]]>
http://www.f8eoz.com/?feed=rss2&p=2048 2
Transceiver CW 20 m – VFO – Partie 4 http://www.f8eoz.com/?p=1234 http://www.f8eoz.com/?p=1234#comments Mon, 11 Jun 2012 15:07:00 +0000 admin http://www.f8eoz.com/?p=1234 Amplificateur du VFO
Rien que de classique dans cet amplificateur à émetteur commun. Polarisation par pont de base, résistance d’émetteur pour stabiliser le point de repos, sortie sur le collecteur chargé par le filtre passe-bas décrit en partie 3 avec adaptation d’impédance.
Ce montage est l’occasion de tester PSpice, un outil de simulation disponible sur internet.
Pour l’étudier et simuler son fonctionnement j’ai choisi d’utiliser PSpice 9.1 Student version. Voir note d’installation ci-dessous.

Polarisation du transistor
Avec le schéma du circuit Fig. 1, ci-dessous, il est facile avec Pspice de tracer le réseau des caractéristiques de sortie du transistor, la droite de charge (load line) et de déterminer le point de repos (quiescent point ou Q-point). Les 2 sondes de courant, l’une sur le collecteur, l’autre sur la résistance de charge servent au tracé du réseau. Dans Analyse Setup, choisir DC Sweep avec l’option Nested DC Sweep, choisir aussi Parametric pour analyser l’effet de multiples valeurs du paramètre global Rload.

Fig. 1 Schéma du circuit d’analyse du réseau de caractéristiques de sortie


Le réseau obtenu est représenté Fig. 2 ci-dessous. Il est tracé dans la plage des valeurs des courants Ic et Ib qui nous intéressent. On observe la rotation de la droite de charge en fonction de la valeur de la résistance de charge Rload dont le centre de rotation est le point de Cutoff . Le courant de base Ib varie de 10uA à 100uA par pas de 10uA. Rload varie de 100 ohms à 500 ohms par pas de 100 ohms.
Détermination de β à partir du graphique
βAC = ∆IC /∆IB = (5,3 mA – 3,4 mA) / (30 uA – 20 uA) = 1,9 mA / 10 uA = 190 à VCE = 10 V
βDC = IC / IB = 3,4 mA / 20 uA = 170 à VCE= 10 V

Fig.2 Réseau de caractéristiques de sortie

Télécharger les fichiers PSpice du réseau de caractéristiques de sortie.

Simulation Bias Point Detail
Calcul du courant de base IB et du courant de collecteur IC
Données :
VCC = 12 V
ß typique = 150
RE = 330 Ω RC = 22 Ω R1 = 33 KΩ R2 = 6,8 KΩ
IC0 courant de collecteur de polarisation.
IB0 courant de base de polarisation.
Hypothèse à vérifier : le courant dans le pont de base R1 et R2 est >> IB0.

Calcul:
Le gain en courant ß du transistor est >> 1, en admettant que :
IC = IE . β / (1 + β) ≈ IE il vient, IC0 = VE0 / RE = IE.
De ce fait le gain β n’intervient plus dans les formules suivantes.
IE = (1 / RE ) . [VCC .( R2 / (R1 + R2)) - Uj] = ( 1 / 0,33) . [ 12 . (6,8 / (33 + 6,8)) - 0,7] = 4,1 mA,
avec Uj = 0,7 V (jonction BE),
IC0 = IE = 4,1 mA.
On vérifie que le courant dans le pont de base VCC / (R1 + R2) = 12 / (33 + 6,8 ) = 302 μA est bien >> IB0 = IC0 / β = 27 μA ( courant dans le pont de base > 10 IB0 ).
On en déduit :
VE0 = RE . IE0 = 0,330 . 4,1 = 1,35 V,
VC0 = VCC – RC . IC0 = 12 – 0,022 . 4,1 = 11,91 V,
VCE0 = VC0 – VE0 = 11,91 – 1,35 = 10,56 V.

Avec quelques clics, la simulation Fig. 3 permet de connaître les tensions et courants de tous les noeuds du circuit calculés avec les formules précédentes. On vérifie :
IB0 = 21,62 uA ≈ 27 uA calculé,
IE = 3,73 mA ≈ 4,1 mA calculé,
VE0 = 1,231 V ≈ 1,35 V calculé,
VC0 = 11,92 V ≈ 11,91 V calculé,
VCE0 = VC0 – VE0= 11,92 – 1,231 = 10,689 V ≈ 10,56 V calculé.

Fig. 3 Analyse du circuit avec Bias Point Detail

Je continue l’étude de PSpice appliquée à l’analyse de l’amplificateur du VFO.

Analyse de l’impédance de sortie
Le circuit Fig. 4 est examiné avec l’analyse Transient (domaine du temps) avec les paramètres suivants:
Print Step = 0.1ms
Final Time = 200ms
No-Print Delay = 150ms.
Je crée un paramètre global F0 qui désigne la fréquence du générateur Vout.
J’utilise la fonction Parametric de Analysis Setup avec les paramètres suivants:
Swept Var. Type = Global Parameter
Sweep Type = Linear
Name = F0
Start Value = 3.7Meg
End Value = 4.2 Meg
Increment = 0.1Meg.
J’affiche l’expression RMS(V(Vout))/RMS(I(C5)), qui représente l’impédance de sortie du circuit.

Fig. 4 Schéma du circuit d’analyse de l’impédance de sortie

Le graphe obtenu Fig. 5 montre que l’impédance de sortie Zo dans la plage de fréquences, varie de 27 à 150 ohms:

 
Fréquence MHz Impédance Zo ohms
3.7 27
3.8 46
3.9 71
4.0 103
4.1 150
4.2 46

Fig 5. Graphe de l’impédance de sortie

Analyse de la réponse en fréquence
Le circuit Fig. 6 est examiné avec l’analyse AC Sweep (domaine des fréquences) avec les paramètres suivants:
AC Sweep Type = Decade
Pts/Decade = 100
Start Freq. = 1 Meg
End Freq. = 100Meg

Fig. 6 Schéma du circuit d’analyse de la réponse en fréquence

Le diagramme de Bode obtenu Fig. 7 montre que le gain maximum G = 22,135 est obtenu à la fréquence F = 4,0128 MHz.

Fig 7. Diagramme de Bode

Télécharger les fichiers PSpice de simulation.

Réalisation
Le circuit est réalisé sur une plaque d’époxy cuivrée simple face de 7 x 3,2 cm.
Pour dessiner le circuit, j’utilise 2 feutres fins de la marque STABILO feutre OHPen universal pour films transparents, noir F, permanent, largeur de tracé: 0,7 mm, et S largeur de tracé: 0,4 mm. Pour noircir les surfaces j’utilise un feutre large noir permanent CIF.
La gravure est simple: 9 x 4 = 36 îlots identiques. Un îlot a été divisé en 2 parties identiques pour souder le transistor de l’amplificateur du fréquencemètre. Chaque îlot est séparé de 0,5 mm pour permettre de placer éventuellement des composants CMS 1206 ou 0805. En effet, le circuit est dense. Pour réduire les connexions j’ai utilisé chaque fois que possible ces composants minuscules qui se soudent très facilement en utilisant la technique décrite par Francis THOBOIS. Cette plaque est soudée au moyen du fil de masse sur la plaque d’époxy cuivrée qui sert de support à toutes les cartes. La photo 1 montre le circuit en gros plan. On y distingue les CMS.  La photo 2 montre le circuit en test avec le potentiomètre, l’inverseur, le connecteur BNC vers le fréquencemètre, la résistance de charge de 47 ohms soudés provisoirement. Le circuit sera ensuite entouré d’un blindage d’époxy cuivré.

Photo 2

Test
Résistance de charge connectée en sortie du VFO = 47 ohms ≈ 50 ohms.
Fréquence de mesure F = 4MHz.
Après un temps de chauffage de 15 mn pour assurer la stabilité de l’oscillateur,
avec la sonde 1:1 à l’échelle 0,5V/cm, l’oscilloscope donne Vpp = 2,9V.
Pour la mesure HF, j’utilise aussi une sonde HF sur le modèle N5ESE’s Ballpoint RF Probe. La sonde donne sur le multimètre Vrms = 1,132 V soit Vpp = 1,132*2*√2 = 3,2 V valeur voisine de celle lue sur l’oscilloscope.
Calcul de la puissance de sortie Po sur 50 ohms:
Po = 1.132 * 1.132 / 50 = 26 mW soit 10 log 26 = 14dBm.
En faisant varier la fréquence d’un bout à l’autre de la gamme, la sonde HF indique Vrms = [0,970; 1,170] V
Comme on le constate sur la photo 3, le signal en sortie est net.

Photo 3 signal de sortie du VFO


Installer PSpice 9.1 Student version
PSpice permet de concevoir et de simuler des circuits analogiques et numériques. Student version est une version libre, allégée mais qui, pour l’amateur et l’étudiant est tout à fait adaptée à la simulation et à la compréhension du fonctionnement des circuits électroniques. Je l’ai installée sur W7 64 bits. Son installation est très rapide et sans soucis si vous suivez la procédure suivante:
1) Télécharger PSpice ici
2) Décompressez le ficier zip dans un répertoire temporaire
3) Dans ce répertoire exécuter Setup.exe
4) Très important: cochez l’option Schematics, sinon il vous sera impossible d’exécuter la simulation.

Cocher Schematics

Le logiciel est installé dans le répertoire Programmes/ORCAD_Demo.
Pour l’exécuter cliquer sur le manager …/PSpice/appmgr.exe. Là, créez un workspace d’où il est possible de lancer l’éditeur de schémas et la simulation.
Dans l’éditeur de schémas, si cela n’est pas fait, indiquez les bibliothèques de composants. Pour cela, aller dans Option>Editor Configuration bouton Library Settings, sélectionner:
abm .slb
analog.slb ,analog .plb
analog_p.slb
breakout .slb
eval.slb , eval.plb
port .slb
source.slb
sourcstm.slb
special.slb .

Tous ces paramètres sont stockés dans le fichier PSPICEEV.INI. Ce fichier n’est pas placé dans le répertoire du logiciel ORCAD_Demo mais dans un répertoire du système d’exploitation. Pour le trouver, faire une recherche avec l’explorateur Windows. Si, comme moi, vous le modifiez, faire d’abord une copie de sauvegarde et vous donner les droits de le modifier. J’ai été conduit à le modifier pour réparer 2 erreurs:
dans l’éditeur de schémas « undefined format layout choosen: pcboard »
dans examine netlist « out of memory »
J’ai modifié la section [SCHEMATICS INTERFACES]. En cas de problème téléchargez mon fichier PSPICEEV.INI, vérifiez chaque section.

Références : PSpice help contient la description des paramètres de PSPICEEV.INI

Il existe de nombreux tutoriels. Have fun!

Index des articles de la catégorie Transceiver


]]>
http://www.f8eoz.com/?feed=rss2&p=1234 1