1. Description générale

Comme le montre le schéma fonctionnel, j’ai opté pour la commutation électronique. Le manipulateur ou clef reste le seul élément de commutation mécanique utilisé pour initier la commutation électronique. La clef a 2 positions : OFF au repos et ON quand on appuie dessus. Ces 2 événements déclencheurs ont pour effet de commuter les différentes fonctions du dispositif au moyen de transistors.

Pour m’appuyer sur une base solide, je suis parti de schémas publiés par KD1JV. La figure 1 ci-dessous, montre le schéma du dispositif de commutation.

Figure 1: Dispositif de commutation Rx/Tx

  Télécharger les fichiers Kicad.

2. Modélisation de la clef

Fidèle à mon habitude, le dispositif sera passé au banc du simulateur LTspice.

Au début il y a une magnifique clef, peut être comme celle-ci, fabriquée par Jean-Claude F6FCO. Comment la modéliser sous LTspice ?

Un switch commandé par une tension.

La figure 2 montre le circuit.

Figure 2: Circuit modèle de la clef

2.1. Subcircuit

Il est basé sur la NET LIST produite par LTspice. Pour créer un subcircuit on se reportera à cet article.

Paramètres du switch:

• Ron résistance du switch ON, très faible,
• Roff résistance du switch OFF, très élevée,
• e1 est le + de la tension de commande,
• e2 est le – de la tension de commande,
• Vt tension d´enclenchement de l´interrupteur,
• Vh tension d´hystérésis à l´enclenchement, si V(e1, e2) < Vt – Vh/2 alors l´interrupteur est ouvert, si V(e1, e2) > Vt + Vh/2 alors l´interrupteur est fermé.

Paramètres du circuit:

• duty cycle D = t/T = 0,5,
• fréquence F = 2.

Avec ces valeurs, le switch sera ON et OFF 2 fois par seconde. La durée du ON = durée du OFF.

* C:\Users\Bernard\Documents\TCW20\tcw20RxTxSwitch\ltc\key.asc
* KEY - F8EOZ - V 17/05/2013 17:00
* KEY SUBCIRCUIT
* CONNECTIONS: 1
*              | 2
*              | |
.SUBCKT KEY    1 2  PARAMS: D=0.5s F=2
*--------------------------
* Key parameters:
* D = duty cycle = t/T
* where:
* t is the duration that the function is active
* T is the period of the function.
* F = frequency = 1/T
*--------------------------
V1 N001 0 PULSE(1 0 0 10n 10n {D/(F)} {1/F})
S1 0 1 N001 0 MonSW
.model MonSw SW(Ron=0.1 Roff = 10meg Vt=0.5 Vh=0.1)
.ENDS

Symbole

La création d’un symbole est expliquée dans cet article. La définition des attributs est différente. Les paramètres du modèle pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole. Ceci permet d’utiliser un seul symbole pour des ON/OFF différents. La figure 3 ci-dessous montre exactement comment la fenêtre des attributs doit être remplie pour un fonctionnement correct. La ligne SpiceLine contient les paramètres par défaut de la clé: D=0.5s F=2 qui pourront être modifiés lors de l’utilisation du symbole.
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire key qui recevra vos symboles. Enregistrer le symbole key.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib key.sub

Figure 3: attributs du symbole key

La figure 4 ci-dessous montre le dessin du symbole. Ces fichiers sont disponibles en téléchargement.

Figure 4: dessin du symbole key

  Télécharger les fichiers LTspice.

3. Bloc Key Switch

3.1. Description

La clef commute un transistor PNP 2N3906. Quand la clef est OFF,  le transistor au cutoff ne conduit pas. Quand la clef est ON, le transistor saturé conduit. On se reportera à l’article sur le tracé de la caractéristique de transfert en tension qu’il est possible d’obtenir en utilisant LTspice. En sortie 2 lignes, TxVcc qui alimente les premiers étages de l’émetteur et commande le bloc QSK Switch, TxLine qui commande les blocs suivants. La résistance fictive Rload simule la charge représentée par les premiers étages de l’émetteur.

3.2. Analyse en régime continu

Le schéma figure 5 ci-dessous, montre le circuit de simulation LTspice.

Figure 5: Bloc Key Switch – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(c1):     13.8          voltage
V(txvcc):  13.7459       voltage
V(txline): 13.3544       voltage
V(key):    0.000586371   voltage
V(b1):     12.9007       voltage
Ic(Q1):    -0.0624945    device_current
Ib(Q1):    -0.00585471   device_current
Ie(Q1):    0.0683492     device_current
I(D1):     1.33544e-005  device_current
I(R3):     1.33544e-005  device_current
I(R2):     8.99258e-006  device_current
I(Rload):  0.0624812     device_current
I(R1):     -0.00586371   device_current
I(V1):     -0.0683582    device_current
Ix(u1:1):  0.00586371    subckt_current

  Télécharger les fichiers de simulation LTspice.

3.3. Analyse en régime variable

Le schéma figure 6 ci-dessous, montre le circuit de simulation LTspice.

Figure 6: Bloc Key Switch – Simulation LTspice en régime variable

La figure 7 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La cellule R2C2 retarde la montée et la descente de la tension de la base du transistor Q1, retardant la commutation pour atténuer les key clicks. La diode D1 et la cellule R3C3 retardent la coupure de la tension de TxLine.

Figure 7: Bloc Key Switch – Graphe des tensions

  Télécharger les fichiers de simulation LTspice.

4. Bloc QSK Switch

QSK – « Je peux vous entendre au cours de ma transmission » - parfois appelé full break-in, désigne un mode de fonctionnement particulier du code Morse dans lequel le récepteur est activé rapidement pendant les espaces entre les points et les traits, ce qui permet à un autre opérateur d’ interrompre la transmission.

4.1. Description

L’antenne est connectée à la sortie de l’émetteur et à l’entrée du récepteur. En émission, le récepteur doit être isolé de l’antenne. Trois transistors MOSFET canal N 2N7000 s’occupent de cette fonction. M2 relie le récepteur à l’antenne en réception ou l’isole de l’antenne en émission. En raison des courants de fuite de M2, le récepteur n’est pas complètement isolé du signal d’émission, M3 shunte l’entrée du récepteur en émission. La tension de commande TxLine est appliquée à la grille de M3 et à la grille de M1 qui commande M2. Quand la clé est appuyée pour émettre, alors M2 = OFF et M3 = ON. Quand la clé est relâchée pour recevoir, alors M2 = ON et M3 = OFF.

4.2. Analyse en régime continu

Le schéma figure 8 ci-dessous, montre le circuit de simulation LTspice.

Figure 8: Bloc QSK Switch – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(mute):   0.000263519   voltage
V(txline): 13.3157       voltage
V(txvcc):  13.7089       voltage
V(key):    0.000585177   voltage
V(b1):     12.8745       voltage
V(rxin):   0             voltage
V(ant):    0             voltage
Ic(Q1):    -0.137103     device_current
Ib(Q1):    -0.00584252   device_current
Ie(Q1):    0.142945      device_current
I(D1):     1.33157e-005  device_current
Id(M3):    0             device_current
Ig(M3):    0             device_current
Ib(M3):    0             device_current
Is(M3):    0             device_current
Id(M2):    0             device_current
Ig(M2):    0             device_current
Ib(M2):    0             device_current
Is(M2):    0             device_current
Id(M1):    0.000137997   device_current
Ig(M1):    0             device_current
Ib(M1):    -2.63934e-016 device_current
Is(M1):    -0.000137997  device_current
I(Rload2): 0             device_current
I(R3):     1.33157e-005  device_current
I(R1):     9.25515e-006  device_current
I(Rload):  0.137089      device_current
I(R2):     -0.00585177   device_current
I(R4):     0.000137997   device_current
I(V2):     0             device_current
I(V1):     -0.143092     device_current
Ix(u1:1):  0.00585177    subckt_current

  Télécharger les fichiers LTspice.

4.3. Analyse en régime variable

Le schéma figure 9 ci-dessous, montre le circuit de simulation LTspice. Avec cette simulation, j’ai atteint la limite des capacités de calcul et d’affichage de mon ordinateur. J’ai dû en conséquence, limiter la fréquence du générateur d’entrée de l’antenne V2 à 1 MHz et faire preuve de patiente, la simulation dure environ 35 mn.

Figure 9: Bloc QSK Switch – Simulation LTspice en régime variable

La figure 10 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La tension sinusoïdale (V2, F) = (1 V, 1 MHz) est injectée en permanence à l’entrée de l’antenne. Le graphe du haut Vrxin montre que le signal entre dans le récepteur à partir de l’instant où TxLine passe sous la tension de pincement. Ceci correspond aux espaces de temps pendant lesquels il est possible d’entendre un correspondant.
Au même moment Vmute = 13 V = NO_MUTE pendant 50 ms.

Figure 10: Bloc QSK Switch – Graphe des tensions

  Télécharger les fichiers LTspice.

5. Bloc RIT

Le « Receiver Incremental Tuning » ou RIT  est la capacité de décaler légèrement la fréquence de réception d’un émetteur-récepteur. Utilisé soit délibérément pour avoir une fréquence d’émission différente de la fréquence de réception et être mieux entendu, soit pour compenser un décalage de fréquence.

5.1. Description

Une diode zener 1N4756 est ajoutée en parallèle sur le circuit d’accord du VFO. Le potentiomètre RV1 permet de faire varier sa capacité en réception.

5.2. Analyse en régime continu

Le schéma figure 11 ci-dessous, montre le circuit de simulation LTspice. Pour simplifier, le circuit simule uniquement la variation de tension. Le potentiomètre est représenté par 2 résistances égales RV1 et RV2.

Figure 11: Bloc RIT – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(c1):     13.8            voltage
V(txvcc):  13.7089         voltage
V(txline): 13.3157         voltage
V(key):    0.000585177     voltage
V(b1):     12.8745         voltage
V(vrita):  3.00356         voltage
V(vritb):  2.99644         voltage
V(vcc6):   6               voltage
V(n001):   3               voltage
V(vrit):   3               voltage
Ic(Q1):    -0.137103       device_current
Ib(Q1):    -0.00584252     device_current
Ie(Q1):    0.142945        device_current
I(C5):     3e-019          device_current
I(C3):     1.33157e-018    device_current
I(C2):     4.24858e-017    device_current
I(C1):     -5.85177e-023   device_current
I(D1):     1.33157e-005    device_current
Id(M4):    0.00299637      device_current
Ig(M4):    0               device_current
Ib(M4):    4.44089e-013    device_current
Is(M4):    -0.00299637     device_current
I(R7):     0               device_current
I(Rv2):    7.12499e-008    device_current
I(Rv1):    7.12499e-008    device_current
I(R6):     0.00299644      device_current
I(R5):     0.00299644      device_current
I(R3):     1.33157e-005    device_current
I(R1):     9.25515e-006    device_current
I(Rload):  0.137089        device_current
I(R2):     -0.00585177     device_current
I(V2):     -0.00299644     device_current
I(V1):     -0.142954       device_current
Ix(u1:1):  0.00585177      subckt_current

  Télécharger les fichiers de simulation LTspice.

5.3. Analyse en régime variable

Le schéma figure 12 ci-dessous, montre le circuit de simulation LTspice.

Figure 12: Bloc RIT – Simulation LTspice en régime variable

La figure 13 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La tension inverse de diode peut être réglée entre Vritb = 0 V et Vrita = 6 V en réception. Elle reste fixée au repos, en émission,  à 3 V. Dans ce cas M4 est ON, Vrita = Vrib = Vcc 6V/2 puisque R5 = R6.

Figure 13: Bloc RIT – Graphe des tensions

  Télécharger les fichiers LTspice.

6. Bloc MUTE

Ce module rend muet le récepteur, mais pas trop! Pendant l’émission il laisse passer faiblement le signal pour avoir une écoute locale ou sidetone.

6.1. Description

Un transistor JFET Canal N 2N3819 commandé par la tension MUTE, fait ce travail. Au repos, clef OFF, la tension de grille = 13 V = NO_MUTE, le transistor conduit. En transmission, clef ON, la tension de grille = 0 V = MUTE, le transistor ne conduit pas, le signal est shunté par la résistance R7 qui laisse passer un signal faible.

6.2. Analyse en régime continu

Le schéma figure 14 ci-dessous, montre le circuit de simulation LTspice. Pour simplifier et avoir une meilleure lisibilité, le signal MUTE est produit par le générateur d’impulsions V3. A la lumière de la simulation du QSK Switch le Duty Cycle est réglé à 50 ms/500 ms = 0,1.

Figure 14: Bloc Mute – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues en réception quand la clef est OFF:

V(vcc):       13.8          voltage
V(j1g):       13.2447       voltage
V(no_mute):   13            voltage
V(j1d):       13.8          voltage
V(j1s):       13.8          voltage
V(audio_amp): 1.38e-014     voltage
V(proddet):   0             voltage
I(C7):        1.38e-018     device_current
I(C6):        -1.32447e-019 device_current
I(C5):        1.38e-018     device_current
I(D2):        5.55306e-007  device_current
Id(J1):       1.93421e-012  device_current
Ig(J1):       -1.93467e-012 device_current
Is(J1):       4.66634e-016  device_current
I(R8):        -1.38e-018    device_current
I(R7):        1.5358e-016   device_current
I(R6):        -5.55304e-007 device_current
I(R5):        1.93506e-012  device_current
I(V3):        5.55306e-007  device_current
I(V2):        1.38e-018     device_current
I(V1):        -5.55306e-007 device_current

  Télécharger les fichiers de simulation LTspice.

6.3. Analyse en régime variable

Le schéma figure 15 ci-dessous, montre le circuit de simulation LTspice

Figure 15: Bloc MUTE – Simulation LTspice en régime variable

La figure 16 ci-dessous, montre le graphe des tensions. La valeur du condensateur C6 initialement prévue à 100 nF a été ramenée à 10 nF. En effet, avec 100 nF le temps de montée de la tension de grille était trop long pour obtenir un fonctionnement correct.

Figure 16: Bloc MUTE – Graphe des tensions

Télécharger les fichiers LTspice.

7. Réalisation – Tests

Après une pause de plusieurs mois contrainte par un problème de santé, je reprends la plume et le fer à souder.

Je simplifie le problème en le divisant en plusieurs étapes. D’abord, je vérifie le bon fonctionnement du récepteur seul en déconnectant l’émetteur, ensuite le fonctionnement de l’émetteur.

7.1. Bloc Key Switch et QSK Switch

Pour des raisons pratiques, j’ai réalisé en même temps ces 2 blocs.

7.1.1. Circuit imprimé

Suivant la méthode modulaire, chaque bloc est câblé séparément sur 2 plaques identiques. La photo 1 ci-dessous, montre les circuits réalisés sur 2 plaques d’époxy cuivrées simple face de 32 x 24 mm selon le mode de fabrication décrit dans les articles précédents. Le circuit tracé est un quadrillage: 2 lignes de 8 mm + 2 lignes de 4 mm, 4 colonnes de 8 mm. Nous obtenons ainsi 2×4 = 8 îlots de 8×8 mm. Les 2 lignes de 4 mm, placées de part et d’autre, servent de rail de masse soudés à la carte mère. Les 2 blocs sont disposés côte à côte près de l’entrée du récepteur. La ligne TxVcc et la ligne Mute ne sont pas encore connectées.

Photo 1: Circuit imprimé des blocs Key Switch et QSK Switch

7.1.2. Test

Le test que je me propose de faire ici est simple:

• s’assurer que le récepteur fonctionne correctement après l’insertion dans le circuit des blocs Key Switch et QSK Switch.
• s’assurer que le récepteur est isolé de l’antenne en mode émission.

Pour ce faire:

• toute la chaîne d’émission est mise hors tension: oscillateur, mélangeur, pré-driver, driver,
• l’antenne est connectée à fiche BNC,
• le récepteur est calé sur une station en train d’émettre.

Je vérifie que le récepteur fonctionne comme avant l’insertion des 2 blocs. Un simple bout de fil volant simule la clé et sert à mettre ou non l’entrée Key In à la masse (voir photo 1 ci-dessus). Je vérifie que la réception est coupée ou non.

7.2. Bloc Mute

7.2.1. Circuit imprimé

Cette fois j’ai un peu modifié ma méthode de fabrication. A l’exception du transistor tous les composants sont des CMS ou SMD 1206 ou 0805. J’obtiens un circuit plus compact et plus clair. Le circuit est toujours composé d’îlots identiques juxtaposés. La taille des îlots a été réduite à 6×6 mm. Un ou plusieurs îlots pouvant être réunis pour n’en former qu’un seul. Seul les îlots utiles sont gravés ce qui rend un peu plus compliquée la gravure. Un espace de 4mm environ est réservé pour la masse tout autour du circuit. Mieux qu’un long discours, la photo 2 ci-dessous, montre le circuit réalisé sur 1 plaques d’époxy cuivrée simple face de 32 x 24 mm. Cette plaque a été enduite totalement au feutre noir non effaçable. Le circuit a été gravé avec une pointe à tracer puis plongé dans un dé à coudre de perchlorure de fer. Le circuit est ensuite étamé à chaud. Nous obtenons ainsi un tracé fin qui permet de souder sans problème les minuscules composants. Les 2 lignes de 4 mm, placées de part et d’autre, servent de rail de masse soudés à la carte mère. La ligne NO_MUTE n’est pas encore connectée.

Photo 2: Circuit imprimé du bloc Mute

7.2.2. Test

Le test que je me propose de faire consiste à:

• s’assurer que le récepteur fonctionne correctement sans Mute,
• s’assurer que le signal audio du récepteur est très faible en position Mute.

Pour ce faire:

• le bloc QSK est déconnecté,
• l’antenne est connectée à fiche BNC, relié directement au filtre passe-bande sans passer par le bloc QSK qui est shunté,
• Une charge fictive de 50 Ω est reliée à la sortie du driver du PA qui n’est pas relié à l’antenne pour ne pas polluer l’éther,
• la ligne NO_MUTE n’est pas connectée (en l’air),
• le bloc Mute est connecté à la carte mère, masse et Vcc,
• le récepteur est calé sur une station en train d’émettre.

Surprise! Ce petit circuit m’a donné beaucoup de fil à retordre. Seul un bourdonnement vibrait dans le casque. Je changeais tous les composants du circuit et remplaçais le 2N3819 par un MPF102. Miracle! Le récepteur fonctionne. Etait-ce un composant défectueux ? Je ne sais pas. Un petit bout de fil à la main je connecte l’entrée NO_MUTE – active au niveau bas – du circuit à la masse, je constate que la réception est fortement affaiblie. Le circuit fait bien son travail! Au passage je suis étonné de la qualité de ce premier petit récepteur. Les essais ont été réalisés le samedi 19 octobre 2013 entre 19h00 et 20h45 heure locale entre 14 et 14, 050 Mhz. Une foule de stations arrive dans les écouteurs : Allemagne, Lithuanie, Bulgarie, Russie et à mon grand étonnement je capte un CQ de K2NV du NYQP New York State QSO Party sur 14,047456Mhz. Mon antenne est un dipôle taillée pour le 20m mais pour l’instant placée provisoirement à l’étage du QTH, les 2 branches du dipôle se frayant un passage là où elles peuvent!

7.3. Bloc RIT

7.3.1. Circuit imprimé

Méthode identique au bloc Mute. Cette fois pour étamer le circuit, j’ai utilisé la pâte à étamer Castotin sp 5423 acheté dans un magasin de bricolage. La pâte est étalée à l’aide d’un pinceau sur le circuit. Inutile d’en mettre beaucoup. Elle est chauffée avec un décapeur thermique. Ne pas chauffer trop longtemps. Dès que le circuit est couvert, arrêter. La photo 3 ci-dessous, montre le circuit réalisé sur 1 plaque d’époxy cuivrée simple face de 32 x 26 mm.  On remarque que la finesse du tracé permet de souder les minuscules composants CMS 0805 entre chaque îlot. Le bloc est placé à côté du VFO. La ligne Vcc 6V est reliée au VFO et la ligne TxLine au bloc Key Switch.

Photo 3: Circuit imprimé du bloc RIT

7.2.2. Test

Le test que je me propose de faire consiste observer le décalage de fréquence sur l’afficheur du fréquencemètre quand on manipule la clé.

Pour ce faire tous les blocs de commutation sont connectés:

• le bloc QSK est connecté,
• l’antenne est connectée à fiche BNC,
• Une charge fictive de 50 Ω est reliée à la sortie du driver du PA qui n’est pas relié à l’antenne pour ne pas polluer l’éther,
• la ligne NO_MUTE est connectée,
• le bloc Mute est connecté à la carte mère, masse et Vcc,
• le récepteur est calé sur une fréquence dans la bande 20m.

Un petit bout de fil à la main je connecte l’entrée Key du bloc Key Switch à la masse. Je constate en réception que la fréquence est décalée et que le potentiomètre permet de régler le décalage.

Références
The ADC-40 All Discrete Component transceiver Revised 6-23-09 – Steven WEBER  KD1JV
The NADC A CW rig using Nearly All Discrete Components – Steven WEBER  KD1JV
What_Causes_Clicks? by Tom Rauch W8JI
N5ESE’s Outboard T/R Switch

Index des articles de la catégorie Transceiver

• Transceiver CW 20 m
• Transceiver CW 20 m – Amplificateur audio
• Transceiver CW 20 m – Amplificateur audio V2
• Transceiver CW 20 m – Amplificateur de puissance RF power amplifier
• Transceiver CW 20 m – Amplificateur IF CASCODE
• Transceiver CW 20 m – Amplificateur post-mélangeur
• Transceiver CW 20 m – Atténuateur en pi
• Transceiver CW 20 m – BFO
• Transceiver CW 20 m – Commutation Rx/Tx Switching
• Transceiver CW 20 m – Détecteur de produit
• Transceiver CW 20 m – Emetteur
• Transceiver CW 20 m – Filtre à quartz – Crystal ladder filter
• Transceiver CW 20 m – Filtre de sortie du PA
• Transceiver CW 20 m – Mélangeur – Double Balanced Mixer
• Transceiver CW 20 m – Module RF Version 2
• Transceiver CW 20 m – Oscillateur à réseau déphaseur RC phase shift oscillator
• Transceiver CW 20 m – Oscillateur et Mélangeur de l’émetteur
• Transceiver CW 20 m – PA Driver
• Transceiver CW 20 m – Récepteur – Amplificateur RF
• Transceiver CW 20 m – Récepteur – Filtre passe bande 14 MHz
• Transceiver CW 20 m – VFO – Partie 1
• Transceiver CW 20 m – VFO – Partie 2
• Transceiver CW 20 m – VFO – Partie 3
• Transceiver CW 20 m – VFO – Partie 4
• Transceiver CW 20 m – VFO V3
• Transceiver CW 20 m – VFO Version 2 – Etalement de la bande

Polarisation du transistor
Avec le schéma du circuit Fig. 1, ci-dessous, il est facile avec Pspice de tracer le réseau des caractéristiques de sortie du transistor, la droite de charge (load line) et de déterminer le point de repos (quiescent point ou Q-point). Les 2 sondes de courant, l’une sur le collecteur, l’autre sur la résistance de charge servent au tracé du réseau. Dans Analyse Setup, choisir DC Sweep avec l’option Nested DC Sweep, choisir aussi Parametric pour analyser l’effet de multiples valeurs du paramètre global Rload.

Fig. 1 Schéma du circuit d’analyse du réseau de caractéristiques de sortie

Le réseau obtenu est représenté Fig. 2 ci-dessous. Il est tracé dans la plage des valeurs des courants Ic et Ib qui nous intéressent. On observe la rotation de la droite de charge en fonction de la valeur de la résistance de charge Rload dont le centre de rotation est le point de Cutoff . Le courant de base Ib varie de 10uA à 100uA par pas de 10uA. Rload varie de 100 ohms à 500 ohms par pas de 100 ohms.
Détermination de β à partir du graphique
β_AC = ∆I_C /∆I_B = (5,3 mA – 3,4 mA) / (30 uA – 20 uA) = 1,9 mA / 10 uA = 190 à V_CE = 10 V
β_DC = I_C / I_B = 3,4 mA / 20 uA = 170 à V_CE= 10 V

Fig.2 Réseau de caractéristiques de sortie

Télécharger les fichiers PSpice du réseau de caractéristiques de sortie.

Simulation Bias Point Detail
Calcul du courant de base I_B et du courant de collecteur I_C
Données :
V_CC = 12 V
ß typique = 150
R_E = 330 Ω R_C = 22 Ω R1 = 33 KΩ R2 = 6,8 KΩ
I_C0 courant de collecteur de polarisation.
I_B0 courant de base de polarisation.
Hypothèse à vérifier : le courant dans le pont de base R1 et R2 est >> I_B0.

Calcul:
Le gain en courant ß du transistor est >> 1, en admettant que :
I_C = I_{E .} β / (1 + β) ≈ I_E il vient, I_C0 = V_E0 / R_E = I_E.
De ce fait le gain β n’intervient plus dans les formules suivantes.
I_E = (1 / R_E ) . [V_CC .( R2 / (R1 + R2)) - Uj] = ( 1 / 0,33) . [ 12 . (6,8 / (33 + 6,8)) - 0,7] = 4,1 mA,
avec Uj = 0,7 V (jonction BE),
I_C0 = I_E = 4,1 mA.
On vérifie que le courant dans le pont de base V_CC / (R1 + R2) = 12 / (33 + 6,8 ) = 302 μA est bien >> I_B0 = I_C0 / β = 27 μA ( courant dans le pont de base > 10 I_B0 ).
On en déduit :
V_E0 = R_E . I_E0 = 0,330 . 4,1 = 1,35 V,
V_C0 = V_CC – R_C . I_C0 = 12 – 0,022 . 4,1 = 11,91 V,
V_CE0 = V_C0 – V_E0 = 11,91 – 1,35 = 10,56 V.

Avec quelques clics, la simulation Fig. 3 permet de connaître les tensions et courants de tous les noeuds du circuit calculés avec les formules précédentes. On vérifie :
I_B0 = 21,62 uA ≈ 27 uA calculé,
I_E = 3,73 mA ≈ 4,1 mA calculé,
V_E0 = 1,231 V ≈ 1,35 V calculé,
V_C0 = 11,92 V ≈ 11,91 V calculé,
V_CE0 = V_C0 – V_E0= 11,92 – 1,231 = 10,689 V ≈ 10,56 V calculé.

Fig. 3 Analyse du circuit avec Bias Point Detail

Je continue l’étude de PSpice appliquée à l’analyse de l’amplificateur du VFO.

Analyse de l’impédance de sortie
Le circuit Fig. 4 est examiné avec l’analyse Transient (domaine du temps) avec les paramètres suivants:
Print Step = 0.1ms
Final Time = 200ms
No-Print Delay = 150ms.
Je crée un paramètre global F0 qui désigne la fréquence du générateur Vout.
J’utilise la fonction Parametric de Analysis Setup avec les paramètres suivants:
Swept Var. Type = Global Parameter
Sweep Type = Linear
Name = F0
Start Value = 3.7Meg
End Value = 4.2 Meg
Increment = 0.1Meg.
J’affiche l’expression RMS(V(Vout))/RMS(I(C5)), qui représente l’impédance de sortie du circuit.

Fig. 4 Schéma du circuit d’analyse de l’impédance de sortie

Le graphe obtenu Fig. 5 montre que l’impédance de sortie Zo dans la plage de fréquences, varie de 27 à 150 ohms:

Fig 5. Graphe de l’impédance de sortie

Analyse de la réponse en fréquence
Le circuit Fig. 6 est examiné avec l’analyse AC Sweep (domaine des fréquences) avec les paramètres suivants:
AC Sweep Type = Decade
Pts/Decade = 100
Start Freq. = 1 Meg
End Freq. = 100Meg

Fig. 6 Schéma du circuit d’analyse de la réponse en fréquence

Le diagramme de Bode obtenu Fig. 7 montre que le gain maximum G = 22,135 est obtenu à la fréquence F = 4,0128 MHz.

Fig 7. Diagramme de Bode

Télécharger les fichiers PSpice de simulation.

Réalisation
Le circuit est réalisé sur une plaque d’époxy cuivrée simple face de 7 x 3,2 cm.
Pour dessiner le circuit, j’utilise 2 feutres fins de la marque STABILO feutre OHPen universal pour films transparents, noir F, permanent, largeur de tracé: 0,7 mm, et S largeur de tracé: 0,4 mm. Pour noircir les surfaces j’utilise un feutre large noir permanent CIF.
La gravure est simple: 9 x 4 = 36 îlots identiques. Un îlot a été divisé en 2 parties identiques pour souder le transistor de l’amplificateur du fréquencemètre. Chaque îlot est séparé de 0,5 mm pour permettre de placer éventuellement des composants CMS 1206 ou 0805. En effet, le circuit est dense. Pour réduire les connexions j’ai utilisé chaque fois que possible ces composants minuscules qui se soudent très facilement en utilisant la technique décrite par Francis THOBOIS. Cette plaque est soudée au moyen du fil de masse sur la plaque d’époxy cuivrée qui sert de support à toutes les cartes. La photo 1 montre le circuit en gros plan. On y distingue les CMS.  La photo 2 montre le circuit en test avec le potentiomètre, l’inverseur, le connecteur BNC vers le fréquencemètre, la résistance de charge de 47 ohms soudés provisoirement. Le circuit sera ensuite entouré d’un blindage d’époxy cuivré.

Photo 2

Test
Résistance de charge connectée en sortie du VFO = 47 ohms ≈ 50 ohms.
Fréquence de mesure F = 4MHz.
Après un temps de chauffage de 15 mn pour assurer la stabilité de l’oscillateur,
avec la sonde 1:1 à l’échelle 0,5V/cm, l’oscilloscope donne Vpp = 2,9V.
Pour la mesure HF, j’utilise aussi une sonde HF sur le modèle N5ESE’s Ballpoint RF Probe. La sonde donne sur le multimètre Vrms = 1,132 V soit Vpp = 1,132*2*√2 = 3,2 V valeur voisine de celle lue sur l’oscilloscope.
Calcul de la puissance de sortie Po sur 50 ohms:
Po = 1.132 * 1.132 / 50 = 26 mW soit 10 log 26 = 14dBm.
En faisant varier la fréquence d’un bout à l’autre de la gamme, la sonde HF indique Vrms = [0,970; 1,170] V
Comme on le constate sur la photo 3, le signal en sortie est net.

Photo 3 signal de sortie du VFO

Installer PSpice 9.1 Student version
PSpice permet de concevoir et de simuler des circuits analogiques et numériques. Student version est une version libre, allégée mais qui, pour l’amateur et l’étudiant est tout à fait adaptée à la simulation et à la compréhension du fonctionnement des circuits électroniques. Je l’ai installée sur W7 64 bits. Son installation est très rapide et sans soucis si vous suivez la procédure suivante:
1) Télécharger PSpice ici
2) Décompressez le ficier zip dans un répertoire temporaire
3) Dans ce répertoire exécuter Setup.exe
4) Très important: cochez l’option Schematics, sinon il vous sera impossible d’exécuter la simulation.

Cocher Schematics

Le logiciel est installé dans le répertoire Programmes/ORCAD_Demo.
Pour l’exécuter cliquer sur le manager …/PSpice/appmgr.exe. Là, créez un workspace d’où il est possible de lancer l’éditeur de schémas et la simulation.
Dans l’éditeur de schémas, si cela n’est pas fait, indiquez les bibliothèques de composants. Pour cela, aller dans Option>Editor Configuration bouton Library Settings, sélectionner:
abm .slb
analog.slb ,analog .plb
analog_p.slb
breakout .slb
eval.slb , eval.plb
port .slb
source.slb
sourcstm.slb
special.slb .

Tous ces paramètres sont stockés dans le fichier PSPICEEV.INI. Ce fichier n’est pas placé dans le répertoire du logiciel ORCAD_Demo mais dans un répertoire du système d’exploitation. Pour le trouver, faire une recherche avec l’explorateur Windows. Si, comme moi, vous le modifiez, faire d’abord une copie de sauvegarde et vous donner les droits de le modifier. J’ai été conduit à le modifier pour réparer 2 erreurs:
dans l’éditeur de schémas « undefined format layout choosen: pcboard »
dans examine netlist « out of memory »
J’ai modifié la section [SCHEMATICS INTERFACES]. En cas de problème téléchargez mon fichier PSPICEEV.INI, vérifiez chaque section.

Références : PSpice help contient la description des paramètres de PSPICEEV.INI

Il existe de nombreux tutoriels. Have fun!

Index des articles de la catégorie Transceiver

• Transceiver CW 20 m
• Transceiver CW 20 m – Amplificateur audio
• Transceiver CW 20 m – Amplificateur audio V2
• Transceiver CW 20 m – Amplificateur de puissance RF power amplifier
• Transceiver CW 20 m – Amplificateur IF CASCODE
• Transceiver CW 20 m – Amplificateur post-mélangeur
• Transceiver CW 20 m – Atténuateur en pi
• Transceiver CW 20 m – BFO
• Transceiver CW 20 m – Commutation Rx/Tx Switching
• Transceiver CW 20 m – Détecteur de produit
• Transceiver CW 20 m – Emetteur
• Transceiver CW 20 m – Filtre à quartz – Crystal ladder filter
• Transceiver CW 20 m – Filtre de sortie du PA
• Transceiver CW 20 m – Mélangeur – Double Balanced Mixer
• Transceiver CW 20 m – Module RF Version 2
• Transceiver CW 20 m – Oscillateur à réseau déphaseur RC phase shift oscillator
• Transceiver CW 20 m – Oscillateur et Mélangeur de l’émetteur
• Transceiver CW 20 m – PA Driver
• Transceiver CW 20 m – Récepteur – Amplificateur RF
• Transceiver CW 20 m – Récepteur – Filtre passe bande 14 MHz
• Transceiver CW 20 m – VFO – Partie 1
• Transceiver CW 20 m – VFO – Partie 2
• Transceiver CW 20 m – VFO – Partie 3
• Transceiver CW 20 m – VFO – Partie 4
• Transceiver CW 20 m – VFO V3
• Transceiver CW 20 m – VFO Version 2 – Etalement de la bande