F8EOZ » MPF102

Transceiver CW 20 m – Amplificateur audio V2

admin — Thu, 07 Aug 2014 17:35:45 +0000

Figure 1: Amplificateur Audio V2

A l’usage j’ai trouvé l’amplificateur audio un peu faible. Je l’ai remplacé par le circuit figure 1 ci-contre. Le premier étage sert de tampon entre la sortie du détecteur de produit et l’amplificateur. Il est construit autour d’un transistor 2n3904. L’amplificateur est le classique LM386. Le transistor JFET canal N MPF102 sert à la fonction mute qui n’a pas changé. Le schéma et les fichiers de simulation sont disponibles en téléchargement.

Index des articles de la catégorie Transceiver

Transceiver CW 20 m – Commutation Rx/Tx Switching

admin — Thu, 23 May 2013 13:02:50 +0000

Festina lente, voilà plusieurs semaines que je cogite cet article, à lire, à décortiquer des schémas. Après un temps de repos laissant se décanter les idées, j’entame ce sujet passionnant. Toute la difficulté à appréhender le dispositif de commutation vient de sa dispersion dans le schéma électronique. Dispersion inhérente aux fonctions à commuter : RIT qui agit sur le VFO, MUTE qui agit sur l’amplification audio, QSK qui agit sur l’entrée du transceiver, interrupteur ON/OFF qui met sous tension l’émetteur. Mon but consiste à rassembler en un seul chapitre, à synthétiser l’ensemble du dispositif.

1. Description générale

Comme le montre le schéma fonctionnel, j’ai opté pour la commutation électronique. Le manipulateur ou clef reste le seul élément de commutation mécanique utilisé pour initier la commutation électronique. La clef a 2 positions : OFF au repos et ON quand on appuie dessus. Ces 2 événements déclencheurs ont pour effet de commuter les différentes fonctions du dispositif au moyen de transistors.

Pour m’appuyer sur une base solide, je suis parti de schémas publiés par KD1JV. La figure 1 ci-dessous, montre le schéma du dispositif de commutation.

Figure 1: Dispositif de commutation Rx/Tx

Télécharger les fichiers Kicad.

2. Modélisation de la clef

Fidèle à mon habitude, le dispositif sera passé au banc du simulateur LTspice.

Au début il y a une magnifique clef, peut être comme celle-ci, fabriquée par Jean-Claude F6FCO. Comment la modéliser sous LTspice ?

Un switch commandé par une tension.

La figure 2 montre le circuit.

Figure 2: Circuit modèle de la clef

2.1. Subcircuit

Il est basé sur la NET LIST produite par LTspice. Pour créer un subcircuit on se reportera à cet article.

Paramètres du switch:

Ron résistance du switch ON, très faible,
Roff résistance du switch OFF, très élevée,
e1 est le + de la tension de commande,
e2 est le – de la tension de commande,
Vt tension d´enclenchement de l´interrupteur,
Vh tension d´hystérésis à l´enclenchement, si V(e1, e2) < Vt – Vh/2 alors l´interrupteur est ouvert, si V(e1, e2) > Vt + Vh/2 alors l´interrupteur est fermé.

Paramètres du circuit:

duty cycle D = t/T = 0,5,
fréquence F = 2.

Avec ces valeurs, le switch sera ON et OFF 2 fois par seconde. La durée du ON = durée du OFF.

* C:\Users\Bernard\Documents\TCW20\tcw20RxTxSwitch\ltc\key.asc
* KEY - F8EOZ - V 17/05/2013 17:00
* KEY SUBCIRCUIT
* CONNECTIONS: 1
*              | 2
*              | |
.SUBCKT KEY    1 2  PARAMS: D=0.5s F=2
*--------------------------
* Key parameters:
* D = duty cycle = t/T
* where:
* t is the duration that the function is active
* T is the period of the function.
* F = frequency = 1/T
*--------------------------
V1 N001 0 PULSE(1 0 0 10n 10n {D/(F)} {1/F})
S1 0 1 N001 0 MonSW
.model MonSw SW(Ron=0.1 Roff = 10meg Vt=0.5 Vh=0.1)
.ENDS

Symbole

La création d’un symbole est expliquée dans cet article. La définition des attributs est différente. Les paramètres du modèle pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole. Ceci permet d’utiliser un seul symbole pour des ON/OFF différents. La figure 3 ci-dessous montre exactement comment la fenêtre des attributs doit être remplie pour un fonctionnement correct. La ligne SpiceLine contient les paramètres par défaut de la clé: D=0.5s F=2 qui pourront être modifiés lors de l’utilisation du symbole.
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire key qui recevra vos symboles. Enregistrer le symbole key.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib key.sub

Figure 3: attributs du symbole key

La figure 4 ci-dessous montre le dessin du symbole. Ces fichiers sont disponibles en téléchargement.

Figure 4: dessin du symbole key

Télécharger les fichiers LTspice.

3. Bloc Key Switch

3.1. Description

La clef commute un transistor PNP 2N3906. Quand la clef est OFF, le transistor au cutoff ne conduit pas. Quand la clef est ON, le transistor saturé conduit. On se reportera à l’article sur le tracé de la caractéristique de transfert en tension qu’il est possible d’obtenir en utilisant LTspice. En sortie 2 lignes, TxVcc qui alimente les premiers étages de l’émetteur et commande le bloc QSK Switch, TxLine qui commande les blocs suivants. La résistance fictive Rload simule la charge représentée par les premiers étages de l’émetteur.

3.2. Analyse en régime continu

Le schéma figure 5 ci-dessous, montre le circuit de simulation LTspice.

Figure 5: Bloc Key Switch – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(c1):     13.8          voltage
V(txvcc):  13.7459       voltage
V(txline): 13.3544       voltage
V(key):    0.000586371   voltage
V(b1):     12.9007       voltage
Ic(Q1):    -0.0624945    device_current
Ib(Q1):    -0.00585471   device_current
Ie(Q1):    0.0683492     device_current
I(D1):     1.33544e-005  device_current
I(R3):     1.33544e-005  device_current
I(R2):     8.99258e-006  device_current
I(Rload):  0.0624812     device_current
I(R1):     -0.00586371   device_current
I(V1):     -0.0683582    device_current
Ix(u1:1):  0.00586371    subckt_current

Télécharger les fichiers de simulation LTspice.

3.3. Analyse en régime variable

Le schéma figure 6 ci-dessous, montre le circuit de simulation LTspice.

Figure 6: Bloc Key Switch – Simulation LTspice en régime variable

La figure 7 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La cellule R2C2 retarde la montée et la descente de la tension de la base du transistor Q1, retardant la commutation pour atténuer les key clicks. La diode D1 et la cellule R3C3 retardent la coupure de la tension de TxLine.

Figure 7: Bloc Key Switch – Graphe des tensions

Télécharger les fichiers de simulation LTspice.

4. Bloc QSK Switch

QSK – « Je peux vous entendre au cours de ma transmission » - parfois appelé full break-in, désigne un mode de fonctionnement particulier du code Morse dans lequel le récepteur est activé rapidement pendant les espaces entre les points et les traits, ce qui permet à un autre opérateur d’ interrompre la transmission.

4.1. Description

L’antenne est connectée à la sortie de l’émetteur et à l’entrée du récepteur. En émission, le récepteur doit être isolé de l’antenne. Trois transistors MOSFET canal N 2N7000 s’occupent de cette fonction. M2 relie le récepteur à l’antenne en réception ou l’isole de l’antenne en émission. En raison des courants de fuite de M2, le récepteur n’est pas complètement isolé du signal d’émission, M3 shunte l’entrée du récepteur en émission. La tension de commande TxLine est appliquée à la grille de M3 et à la grille de M1 qui commande M2. Quand la clé est appuyée pour émettre, alors M2 = OFF et M3 = ON. Quand la clé est relâchée pour recevoir, alors M2 = ON et M3 = OFF.

4.2. Analyse en régime continu

Le schéma figure 8 ci-dessous, montre le circuit de simulation LTspice.

Figure 8: Bloc QSK Switch – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(mute):   0.000263519   voltage
V(txline): 13.3157       voltage
V(txvcc):  13.7089       voltage
V(key):    0.000585177   voltage
V(b1):     12.8745       voltage
V(rxin):   0             voltage
V(ant):    0             voltage
Ic(Q1):    -0.137103     device_current
Ib(Q1):    -0.00584252   device_current
Ie(Q1):    0.142945      device_current
I(D1):     1.33157e-005  device_current
Id(M3):    0             device_current
Ig(M3):    0             device_current
Ib(M3):    0             device_current
Is(M3):    0             device_current
Id(M2):    0             device_current
Ig(M2):    0             device_current
Ib(M2):    0             device_current
Is(M2):    0             device_current
Id(M1):    0.000137997   device_current
Ig(M1):    0             device_current
Ib(M1):    -2.63934e-016 device_current
Is(M1):    -0.000137997  device_current
I(Rload2): 0             device_current
I(R3):     1.33157e-005  device_current
I(R1):     9.25515e-006  device_current
I(Rload):  0.137089      device_current
I(R2):     -0.00585177   device_current
I(R4):     0.000137997   device_current
I(V2):     0             device_current
I(V1):     -0.143092     device_current
Ix(u1:1):  0.00585177    subckt_current

Télécharger les fichiers LTspice.

4.3. Analyse en régime variable

Le schéma figure 9 ci-dessous, montre le circuit de simulation LTspice. Avec cette simulation, j’ai atteint la limite des capacités de calcul et d’affichage de mon ordinateur. J’ai dû en conséquence, limiter la fréquence du générateur d’entrée de l’antenne V2 à 1 MHz et faire preuve de patiente, la simulation dure environ 35 mn.

Figure 9: Bloc QSK Switch – Simulation LTspice en régime variable

La figure 10 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La tension sinusoïdale (V2, F) = (1 V, 1 MHz) est injectée en permanence à l’entrée de l’antenne. Le graphe du haut Vrxin montre que le signal entre dans le récepteur à partir de l’instant où TxLine passe sous la tension de pincement. Ceci correspond aux espaces de temps pendant lesquels il est possible d’entendre un correspondant.
Au même moment Vmute = 13 V = NO_MUTE pendant 50 ms.

Figure 10: Bloc QSK Switch – Graphe des tensions

Télécharger les fichiers LTspice.

5. Bloc RIT

Le « Receiver Incremental Tuning » ou RIT est la capacité de décaler légèrement la fréquence de réception d’un émetteur-récepteur. Utilisé soit délibérément pour avoir une fréquence d’émission différente de la fréquence de réception et être mieux entendu, soit pour compenser un décalage de fréquence.

5.1. Description

Une diode zener 1N4756 est ajoutée en parallèle sur le circuit d’accord du VFO. Le potentiomètre RV1 permet de faire varier sa capacité en réception.

5.2. Analyse en régime continu

Le schéma figure 11 ci-dessous, montre le circuit de simulation LTspice. Pour simplifier, le circuit simule uniquement la variation de tension. Le potentiomètre est représenté par 2 résistances égales RV1 et RV2.

Figure 11: Bloc RIT – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues quand la clef est ON:

V(c1):     13.8            voltage
V(txvcc):  13.7089         voltage
V(txline): 13.3157         voltage
V(key):    0.000585177     voltage
V(b1):     12.8745         voltage
V(vrita):  3.00356         voltage
V(vritb):  2.99644         voltage
V(vcc6):   6               voltage
V(n001):   3               voltage
V(vrit):   3               voltage
Ic(Q1):    -0.137103       device_current
Ib(Q1):    -0.00584252     device_current
Ie(Q1):    0.142945        device_current
I(C5):     3e-019          device_current
I(C3):     1.33157e-018    device_current
I(C2):     4.24858e-017    device_current
I(C1):     -5.85177e-023   device_current
I(D1):     1.33157e-005    device_current
Id(M4):    0.00299637      device_current
Ig(M4):    0               device_current
Ib(M4):    4.44089e-013    device_current
Is(M4):    -0.00299637     device_current
I(R7):     0               device_current
I(Rv2):    7.12499e-008    device_current
I(Rv1):    7.12499e-008    device_current
I(R6):     0.00299644      device_current
I(R5):     0.00299644      device_current
I(R3):     1.33157e-005    device_current
I(R1):     9.25515e-006    device_current
I(Rload):  0.137089        device_current
I(R2):     -0.00585177     device_current
I(V2):     -0.00299644     device_current
I(V1):     -0.142954       device_current
Ix(u1:1):  0.00585177      subckt_current

Télécharger les fichiers de simulation LTspice.

5.3. Analyse en régime variable

Le schéma figure 12 ci-dessous, montre le circuit de simulation LTspice.

Figure 12: Bloc RIT – Simulation LTspice en régime variable

La figure 13 ci-dessous, montre le graphe des tensions obtenu avec la clef réglée avec ses valeurs par défaut indiquées au paragraphe 2. La tension inverse de diode peut être réglée entre Vritb = 0 V et Vrita = 6 V en réception. Elle reste fixée au repos, en émission, à 3 V. Dans ce cas M4 est ON, Vrita = Vrib = Vcc 6V/2 puisque R5 = R6.

Figure 13: Bloc RIT – Graphe des tensions

Télécharger les fichiers LTspice.

6. Bloc MUTE

Ce module rend muet le récepteur, mais pas trop! Pendant l’émission il laisse passer faiblement le signal pour avoir une écoute locale ou sidetone.

6.1. Description

Un transistor JFET Canal N 2N3819 commandé par la tension MUTE, fait ce travail. Au repos, clef OFF, la tension de grille = 13 V = NO_MUTE, le transistor conduit. En transmission, clef ON, la tension de grille = 0 V = MUTE, le transistor ne conduit pas, le signal est shunté par la résistance R7 qui laisse passer un signal faible.

6.2. Analyse en régime continu

Le schéma figure 14 ci-dessous, montre le circuit de simulation LTspice. Pour simplifier et avoir une meilleure lisibilité, le signal MUTE est produit par le générateur d’impulsions V3. A la lumière de la simulation du QSK Switch le Duty Cycle est réglé à 50 ms/500 ms = 0,1.

Figure 14: Bloc Mute – Simulation LTspice en régime continu

Ci-dessous les valeurs des tensions et courants obtenues en réception quand la clef est OFF:

V(vcc):       13.8          voltage
V(j1g):       13.2447       voltage
V(no_mute):   13            voltage
V(j1d):       13.8          voltage
V(j1s):       13.8          voltage
V(audio_amp): 1.38e-014     voltage
V(proddet):   0             voltage
I(C7):        1.38e-018     device_current
I(C6):        -1.32447e-019 device_current
I(C5):        1.38e-018     device_current
I(D2):        5.55306e-007  device_current
Id(J1):       1.93421e-012  device_current
Ig(J1):       -1.93467e-012 device_current
Is(J1):       4.66634e-016  device_current
I(R8):        -1.38e-018    device_current
I(R7):        1.5358e-016   device_current
I(R6):        -5.55304e-007 device_current
I(R5):        1.93506e-012  device_current
I(V3):        5.55306e-007  device_current
I(V2):        1.38e-018     device_current
I(V1):        -5.55306e-007 device_current

Télécharger les fichiers de simulation LTspice.

6.3. Analyse en régime variable

Le schéma figure 15 ci-dessous, montre le circuit de simulation LTspice

Figure 15: Bloc MUTE – Simulation LTspice en régime variable

La figure 16 ci-dessous, montre le graphe des tensions. La valeur du condensateur C6 initialement prévue à 100 nF a été ramenée à 10 nF. En effet, avec 100 nF le temps de montée de la tension de grille était trop long pour obtenir un fonctionnement correct.

Figure 16: Bloc MUTE – Graphe des tensions

Télécharger les fichiers LTspice.

7. Réalisation – Tests

Après une pause de plusieurs mois contrainte par un problème de santé, je reprends la plume et le fer à souder.

Je simplifie le problème en le divisant en plusieurs étapes. D’abord, je vérifie le bon fonctionnement du récepteur seul en déconnectant l’émetteur, ensuite le fonctionnement de l’émetteur.

7.1. Bloc Key Switch et QSK Switch

Pour des raisons pratiques, j’ai réalisé en même temps ces 2 blocs.

7.1.1. Circuit imprimé

Suivant la méthode modulaire, chaque bloc est câblé séparément sur 2 plaques identiques. La photo 1 ci-dessous, montre les circuits réalisés sur 2 plaques d’époxy cuivrées simple face de 32 x 24 mm selon le mode de fabrication décrit dans les articles précédents. Le circuit tracé est un quadrillage: 2 lignes de 8 mm + 2 lignes de 4 mm, 4 colonnes de 8 mm. Nous obtenons ainsi 2×4 = 8 îlots de 8×8 mm. Les 2 lignes de 4 mm, placées de part et d’autre, servent de rail de masse soudés à la carte mère. Les 2 blocs sont disposés côte à côte près de l’entrée du récepteur. La ligne TxVcc et la ligne Mute ne sont pas encore connectées.

Photo 1: Circuit imprimé des blocs Key Switch et QSK Switch

7.1.2. Test

Le test que je me propose de faire ici est simple:

s’assurer que le récepteur fonctionne correctement après l’insertion dans le circuit des blocs Key Switch et QSK Switch.
s’assurer que le récepteur est isolé de l’antenne en mode émission.

Pour ce faire:

toute la chaîne d’émission est mise hors tension: oscillateur, mélangeur, pré-driver, driver,
l’antenne est connectée à fiche BNC,
le récepteur est calé sur une station en train d’émettre.

Je vérifie que le récepteur fonctionne comme avant l’insertion des 2 blocs. Un simple bout de fil volant simule la clé et sert à mettre ou non l’entrée Key In à la masse (voir photo 1 ci-dessus). Je vérifie que la réception est coupée ou non.

7.2. Bloc Mute

7.2.1. Circuit imprimé

Cette fois j’ai un peu modifié ma méthode de fabrication. A l’exception du transistor tous les composants sont des CMS ou SMD 1206 ou 0805. J’obtiens un circuit plus compact et plus clair. Le circuit est toujours composé d’îlots identiques juxtaposés. La taille des îlots a été réduite à 6×6 mm. Un ou plusieurs îlots pouvant être réunis pour n’en former qu’un seul. Seul les îlots utiles sont gravés ce qui rend un peu plus compliquée la gravure. Un espace de 4mm environ est réservé pour la masse tout autour du circuit. Mieux qu’un long discours, la photo 2 ci-dessous, montre le circuit réalisé sur 1 plaques d’époxy cuivrée simple face de 32 x 24 mm. Cette plaque a été enduite totalement au feutre noir non effaçable. Le circuit a été gravé avec une pointe à tracer puis plongé dans un dé à coudre de perchlorure de fer. Le circuit est ensuite étamé à chaud. Nous obtenons ainsi un tracé fin qui permet de souder sans problème les minuscules composants. Les 2 lignes de 4 mm, placées de part et d’autre, servent de rail de masse soudés à la carte mère. La ligne NO_MUTE n’est pas encore connectée.

Photo 2: Circuit imprimé du bloc Mute

7.2.2. Test

Le test que je me propose de faire consiste à:

s’assurer que le récepteur fonctionne correctement sans Mute,
s’assurer que le signal audio du récepteur est très faible en position Mute.

Pour ce faire:

le bloc QSK est déconnecté,
l’antenne est connectée à fiche BNC, relié directement au filtre passe-bande sans passer par le bloc QSK qui est shunté,
Une charge fictive de 50 Ω est reliée à la sortie du driver du PA qui n’est pas relié à l’antenne pour ne pas polluer l’éther,
la ligne NO_MUTE n’est pas connectée (en l’air),
le bloc Mute est connecté à la carte mère, masse et Vcc,
le récepteur est calé sur une station en train d’émettre.

Surprise! Ce petit circuit m’a donné beaucoup de fil à retordre. Seul un bourdonnement vibrait dans le casque. Je changeais tous les composants du circuit et remplaçais le 2N3819 par un MPF102. Miracle! Le récepteur fonctionne. Etait-ce un composant défectueux ? Je ne sais pas. Un petit bout de fil à la main je connecte l’entrée NO_MUTE – active au niveau bas – du circuit à la masse, je constate que la réception est fortement affaiblie. Le circuit fait bien son travail! Au passage je suis étonné de la qualité de ce premier petit récepteur. Les essais ont été réalisés le samedi 19 octobre 2013 entre 19h00 et 20h45 heure locale entre 14 et 14, 050 Mhz. Une foule de stations arrive dans les écouteurs : Allemagne, Lithuanie, Bulgarie, Russie et à mon grand étonnement je capte un CQ de K2NV du NYQP New York State QSO Party sur 14,047456Mhz. Mon antenne est un dipôle taillée pour le 20m mais pour l’instant placée provisoirement à l’étage du QTH, les 2 branches du dipôle se frayant un passage là où elles peuvent!

7.3. Bloc RIT

7.3.1. Circuit imprimé

Méthode identique au bloc Mute. Cette fois pour étamer le circuit, j’ai utilisé la pâte à étamer Castotin sp 5423 acheté dans un magasin de bricolage. La pâte est étalée à l’aide d’un pinceau sur le circuit. Inutile d’en mettre beaucoup. Elle est chauffée avec un décapeur thermique. Ne pas chauffer trop longtemps. Dès que le circuit est couvert, arrêter. La photo 3 ci-dessous, montre le circuit réalisé sur 1 plaque d’époxy cuivrée simple face de 32 x 26 mm. On remarque que la finesse du tracé permet de souder les minuscules composants CMS 0805 entre chaque îlot. Le bloc est placé à côté du VFO. La ligne Vcc 6V est reliée au VFO et la ligne TxLine au bloc Key Switch.

Photo 3: Circuit imprimé du bloc RIT

7.2.2. Test

Le test que je me propose de faire consiste observer le décalage de fréquence sur l’afficheur du fréquencemètre quand on manipule la clé.

Pour ce faire tous les blocs de commutation sont connectés:

le bloc QSK est connecté,
l’antenne est connectée à fiche BNC,
Une charge fictive de 50 Ω est reliée à la sortie du driver du PA qui n’est pas relié à l’antenne pour ne pas polluer l’éther,
la ligne NO_MUTE est connectée,
le bloc Mute est connecté à la carte mère, masse et Vcc,
le récepteur est calé sur une fréquence dans la bande 20m.

Un petit bout de fil à la main je connecte l’entrée Key du bloc Key Switch à la masse. Je constate en réception que la fréquence est décalée et que le potentiomètre permet de régler le décalage.

Références
The ADC-40 All Discrete Component transceiver Revised 6-23-09 – Steven WEBER KD1JV
The NADC A CW rig using Nearly All Discrete Components – Steven WEBER KD1JV
What_Causes_Clicks? by Tom Rauch W8JI
N5ESE’s Outboard T/R Switch

Index des articles de la catégorie Transceiver

Transceiver CW 20 m – BFO

admin — Thu, 25 Oct 2012 08:43:12 +0000

« Rien ne naît ni ne périt, mais des choses déjà existantes se combinent, puis se séparent de nouveau. » Anaxagore de Clazomènes (500 av. J.C.).

L’oscillateur de battement ou BFO « Beat Frequency Oscillator » est utilisé en CW pour créer un signal audible. L’oscillateur fonctionne sur une fréquence légèrement décalée au dessus ou en dessous de la fréquence intermédiaire. Le signal issu du BFO, le signal de fréquence intermédiaire sont injectés dans le détecteur de produit pour obtenir après filtrage le signal audible. La note du signal se situe en général de 600 à 800Hz.

Le signal du BFO doit être plus grand que le signal de fréquence intermédiaire et assez puissant pour rendre passantes les diodes du détecteur de produit.

Cahier des charges
Le BFO comprendra 2 étages qui auront les caractéristiques suivantes:

un oscillateur à quartz du type Colpitts ou Clapp dont la fréquence est légèrement décalée au moyen d’un condensateur,
un amplificateur tampon ou buffer à JFET qui présente une haute impédance à l’oscillateur, assurant l’isolation de l’oscillateur et qui réalise l’adaptation d’impédance,
fréquence d’oscillation F= 10.240Mhz + Δf ( Δf ≈ 800 Hz ),
impédance de sortie 50Ω,
puissance délivrée 6 à 7dBm sur 50Ω.

La figure 1 ci-dessous montre le schéma du circuit.

Figure 1: schéma du BFO

Télécharger les fichiers Kicad.

Amplificateur à JFET canal N MPF102
Caractéristiques:

montage source commune,
polarisation automatique avec résistance de source (self biasing),
découplage de la résistance de source,
transformateur de sortie réalisant l’adaptation d’impédance.

Choix du point de polarisation (quiescent point ou Q-point)
Il est réalisé graphiquement en utilisant Ltspice.
Dans ce qui va suivre, on pose :

Id = courant de drain,
Vgs = tension gate-source,
Vp = tension de pincement,
Idss = courant de saturation drain-source quand la tension Vgs = 0.

1°) Mesure de la tension de pincement Vp ou Vgs(off) et du courant de saturation drain-source quand la tension Vgs = 0

La tension gate-source Vgs commande le courant drain-source Id. En amplification, le transistor fonctionne dans la zone de pincement (pinch-off region). L’équation du courant de drain dans la zone du canal pincé s’écrit:
Id ≈ Idss (1 -Vgs/Vp)² –>équation (1)
C’ est une équation de forme quadratique dont l’intervalle d’utilisation est
Vgs = [Vp, 0]
La figure 2 ci-dessous montre le schéma de simulation qui permet de tracer la courbe
Id = f(Vgs) dans l’ intervalle Vgs = [Vp, 0].
La courbe coupe l’axe des ordonnées à Vgs = 0 et Id = Idss = 12,34mA.
La courbe coupe l’axe des abscisses à Id = 0 et Vgs = Vp =-3,26V.

Figure 2: schéma de simulation et courbe Id=f(Vgs)

2°) Choix du point de polarisation Q

Le point de fonctionnement doit être placé dans la partie la plus linéaire de la courbe pour garantir la plus grande excursion possible du signal d’entrée vgs sans déformation, autrement dit la meilleure amplification possible. La figure 3 montre la fonction
Id = f(Vgs)
représentée sans dimension sous forme d’une courbe normalisée à l’unité :
Id/|Idss| = (1 -Vgs/|Vp|)²
Elle permet de déterminer graphiquement les coordonnées du point de repos. En plaçant Id à la moitié de Idss,
Q =( -0,3 , 0,5)
soit Id = 0,5 Idss = 6,17mA et Vgs = -0,3Vp = -0,978V.

Figure 3: courbe Id=f(Vgs) normalisée à l’ unité

3°) Calcul de la transconductance gm

La transconductance gm est le coefficient directeur (pente) de la tangente au point Q. C’est le nombre dérivé au point d’abscisse Vgs = -0,3|Vp| avec |Vp| = 3,26.
La dérivée de la fonction f(x) = Ku² est 2Ku’u
avec x= Vgs, K = Idss = 12,34 , u = (1 – Vgs/Vp), u’ = -1/Vp
Il vient gm = (-2Idss/Vp)(1 – Vgs/Vp)
De l’équation (1) on tire (1 – Vgs/Vp) = √(Id/Idss)
D’où gm = -(2Idss/Vp)√(Id/Idss) = -(2*12,34/-3,26)√(1/2) = 5,36mA/V

4°) Calcul de la résistance de source Rs

Puisque Is ≈ Id alors Rs = Vgs/Id = 0,978V/6,17mA = 159Ω = 150Ω valeur standard la plus proche.

5°) Calcul de la résistance de charge

Les figures 2 et 3 montrent qu’il est possible d’ utiliser une amplitude de 3mA p autour du point de repos Q. Cette valeur permet de rester dans la partie linéaire de la courbe. Si gm = 5mA/V une tension vgs = 1,2V pp appliquée à l’entrée devrait permettre d’obtenir ce courant.
L’amplificateur doit fournir 7dBm sur 50ohms ce qui correspond à 5mW ou 500,6mV rms ou à 1,416V pp.
En application du principe de conservation de l’énergie, en négligeant les pertes, il faut pour produire la même puissance au primaire du transformateur avec un courant de 3mA p ou 2,212mA rms, une résistance R1 = 0,005 / (0,002212 * 0,002212) = 1113 Ω. En choisissant 1250Ω , valeur un peu supérieure, nous obtenons un rapport d’impédance qui va bien :
Z1/Z2 = 1250/50=25 d’où rapport du nombres de spires n1/n2 = 5
Dans un transformateur parfait l’impédance vue du primaire est
Z = Z2 * n*n = 50 * 25 = 1250Ω.
Le transformateur est fabriqué avec un tore ferrite large bande FT37-43 dont l’inductance L = 0,3uH*t*t , avec t = nombre de tours.
En prenant 4 tours au secondaire L2 = 0,3 * 4 * 4 = 4,8uH
ce qui donne au primaire avec 4 * 5 = 20 tours, L1 = 0,3 * 20 * 20 = 120uH.
Le rapport 15 tours 3 tours fonctionne aussi.
Le choix du nombre de tours n’est pas dû au hazard. Des valeurs L1 et L2 trop faibles, tout en respectant le rapport d’impédance, donnent à la fréquence de 10,24MHz une impédance vue du primaire trop faible. Au contraire plus les valeurs de L1 et L2 sont élevées, plus on s’approche de l’impédance souhaitée. Voir plus bas au chapitre modélisation du transformateur.
La figure 4 montre l’amplificateur en simulation, sa résistance de sortie au point X, du primaire du transformateur, et sa résistance d’entrée à 10.24MHz.
Ces courbes s’obtiennent avec la simulation AC, en choisissant pour l’axe vertical l’option Representation Bode Linear.
Graphe du haut: résistance de sortie = V(x)/Id(J2) + résistance de drain R5 (schéma figure 1) = 1234 + 100 = 1334Ω.
Graphe du bas: résistance d’entrée = V(in)/I(V2) = 3890Ω. Il faut noter que la résistance d’entrée diminue fortement avec la fréquence.

Figure 4: schéma de l’amplificateur – Résistance d’entrée et de sortie

6°) Analyse Transient – représentation des signaux en fonction du temps

La figure 5 montre le signal vgs = 1V p appliqué à l’entrée (graphe du bas), le courant de drain Id = 6mA pp (graphe du centre), la tension de sortie Vout = 1,5V pp (graphe du haut). On constate que gm = 3mA/V. Notre oscillateur devra fournir 2V pp.

Figure 5: tension d’entrée, courant de drain, tension de sortie

Oscillateur à BJT NPN 2N3904
Caractéristiques:

montage collecteur commun,
polarisation avec résistance de base,
oscillateur Colpitts Clapp à quartz,
décalage de fréquence par condensateur en série avec le quartz,
tension de sortie 2V pp.

Modélisation du quartz
1°) Subcircuit

Il est basé sur le modèle du quartz dont une description est donnée ici. Pour créer un subcircuit on se reportera à cet article.
Les paramètres du quartz utilisés ci-dessous ont été mesurés avec la méthode G3UUR sur le quartz réel n°2 de 10,240MHz (voir tableau de calcul, méthode G3UUR, disponible en téléchargement) lors de l’étude du Filtre à quartz.

* C:\Users\Bernard\Documents\TCW20\tcw20BFO\ltc\XTAL.asc
* XTAL - F8EOZ - V 09/10/2012 12:00
* XTAL 10.238400MHz SUBCIRCUIT
* CONNECTIONS: 1
*              | 2
*              | |
.SUBCKT XTAL   1 2  PARAMS: Lm=38.5mH Cm=6.25fF Rs=40 Co=3.5pF
*--------------------------
* Crystal parameters:
* Cm = motional capacitance
* Lm = motional inductance
* Rs = serial resistance
* Co = shunt capacitance
*--------------------------
Lm 1 N001 {Lm} Rser={Rs}
C1 N001 2 {Cm}
Co 1 2 {Co}
.ENDS

2°) Symbole

La création d’un symbole est expliquée dans cet article. La définition des attributs est différente. Les paramètres du quartz pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole. Ceci permet d’utiliser un seul symbole pour des quartz différents. La figure 6 ci-dessous montre exactement comment la fenêtre des attributs doit être remplie pour un fonctionnement correct. La ligne SpiceLine contient les paramètres par défaut du quartz: Lm=38.5m Cm=6.5f Rs=40 Co=3.5pf qui pourront être modifiés lors de l’utilisation du symbole.
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire xtal qui recevra vos symboles. Enregistrer le symbole xtal.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib XTAL.sub

Figure 6: attributs du symbole quartz

6°) Analyse Transient – représentation des signaux en fonction du temps

La figure 7 montre le modèle de simulation. Avec la résistance de base choisie la tension d’émetteur Ve = 2,4V. La figure 8 montre la forme du signal obtenu en sortie.

Figure 7: schéma de l’oscillateur

Figure 8: schéma de l’oscillateur – signal de sortie

Modélisation du transformateur
1°) Subcircuit

De la même manière que le quartz, j’ai créé un subcircuit pour le transformateur de sortie de l’amplificateur.
Les paramètres du transformateur sont:

L2 = inductance en uH du secondaire,
n = ratio nombre de spires du primaire / nombre de spires du secondaire.

L’inductance L1 est calculée.

* C:\Users\Bernard\Documents\TCW20\tcw20BFO\ltc\xfmr_p1_s1.asc
* xfmr_p1_s1 Transformer primary 1 secondary 1 SUBCIRCUIT
* CREATED ON 31/10/2012 AT 10:00
* CONNECTIONS:     Primary 1
*                  | Primary 2
*                  | | 1 Secondary 3
*                  | | | 1 Secondary 4
*                  | | | |
*                  | | | |
.SUBCKT xfmr_p1_s1 1 2 3 4 PARAMS: L2=4.8u n=5
*--------------------------
* Transformer parameters:
* L2 = uHenries secondary inductance
* n =  turns ration between primary turns/ secondary turns
* Sample: L2 = 4.8uH, n=5, L1=120uH
*--------------------------
L1 2 1 {L2*n*n}
L2 4 3 {L2}
k L1 L2 1
.ENDS

2°) Symbole

De la même façon j’ai créé le symbole. La ligne SpiceLine contient les paramètres par défaut qui pourront être modifiés au moment de son utilisation dans le modèle, par un simple clic droit sur le symbole: L2=4.8uH n=5 .
Dans le répertoire ../LTSPICEIV/lib/sym créer le répertoire xfmr qui recevra vos symboles. Enregistrer le symbole xfmr_p1_s1.asy dans ce répertoire.
Le symbole sera relié au subcircuit dans le modèle de simulation par la directive .lib XFMR_p1_s1.sub .

6°) Analyse AC – bande passante du transformateur

La figure 9 montre le modèle de simulation et la mesure du paramètre S21 du quadripôle. Le générateur au primaire a une résistance de 1250Ω, le secondaire est chargé à 50Ω. Le test montre qu’à 10MHz l’atténuation = 0 dB. Le test montre que l’atténuation augmente fortement à cette fréquence quand l’inductance diminue.

Figure 9: bande passante du transformateur – paramètre S21

Télécharger les fichiers LTspice.

Réalisation
Circuit imprimé
La photo 1 ci-dessous, montre le circuit réalisé sur une plaque d’époxy cuivrée simple face de 5,6 x 2,4 cm. Pour tracer le circuit j’applique la même méthode, simple et rapide. Après avoir nettoyé parfaitement la face cuivrée, je l’ enduis entièrement au gros feutre noir permanent. Ensuite, muni d’un réglet et d’une pointe à tracer je trace directement sur la face ainsi enduite, le quadrillage: 2 rails de 4mm, situés de part et d’autre de 2 lignes de 8mm. Chaque rail sert de ligne de masse. Les 2 lignes du milieu sont divisées en 7 parties de 8mm. Nous obtenons ainsi 2×7 =14 îlots de 8x8mm. La pointe à tracer enlève l’encre. J’obtiens un tracé fin et parfait. Le circuit est plongé dans un petit récipient à peine plus grand que le circuit, contenant un dé à coudre d’eau tiède dans lequel sont dilués 6 grains de perchlorure. Le circuit est gravé en 15mn avec un minimum d’acide. Après l’avoir nettoyé parfaitement, le circuit est étamé immédiatement avec de la soudure et un fer très chaud pour empêcher l’oxydation du cuivre.

Photo 1: Circuit imprimé du BFO

Composants
Le circuit ainsi gravé est fin et précis. Il est bien adapté aux composants CMS ou SMD 0805 et 1206 que j’utilise maintenant presque exclusivement. Les condensateurs (schéma figure 1) C1, C2, C3 sont des NP0, C4 est un petit trimmer céramique. Ces composants sont tous achetés sur Ebay qui offre dans ce domaine, un vaste choix. L’étamage du cuivre permet de souder facilement ces petits composants. J’utilise pour les souder, un fer Weller WSP80 muni de la panne standard de 2mm. Le transformateur de sortie, calculée avec mini ring core calculator de DL5SWB est fait de 20 tours pour le primaire et de 4 tours pour le secondaire, de fil de Cu émaillé de 0,6 mm récupéré sur un ancien téléviseur, bobinés sur tore ferrite FT37-43 acheté chez kits and parts.

Test
Dispositif phase 1
Avant de passer à la soudure, le circuit a d’abord été monté entièrement avec des composants traversants sur platine de prototypage (breadboard). En effet, échaudé par la construction du VFO, j’ai préféré m’assurer que l’oscillateur oscillait et que l’amplificateur n’oscillait pas!

Dispositif phase 2
Chaque rail du circuit est soudé à la carte mère qui, en procurant un bon plan de masse, le tient fermement.
Résistance de charge connectée en sortie du BFO = 50Ω.

Résultat
Oscilloscope, échelle Y=50mV/cm, sonde atténuatrice x10, échelle X=0,5 us/cm loupe x5.
La photo 2 ci-dessous, montre le signal obtenu en sortie, Vout ≈ 1.5V p-p soit 0.53V rms ou encore 7.5dBm sur 50Ω et F ≈ 10MHz.

Photo 2: Signal de sortie du BFO

Références
Electronique de puissance – Transistor à effet de champ à jonction (JFET) – F6CSX Joël Redoutey
Radiocommunications – Oscillateurs RF – F6CSX Joël Redoutey
Indian Institute of Technology – Field Effect Transistors
MIT – Massachusetts Institute of Technology – JFET amplifier configurations
JFET biasing tutorial by W7ZOI

Index des articles de la catégorie Transceiver

Transceiver CW 20 m – VFO – Partie 1

admin — Mon, 21 May 2012 11:20:02 +0000

Il existe sur le net de nombreux exemples de VFO. La réalisation de ce VFO, des plus classiques, m’a demandé cependant, beaucoup d’essais et mises au point. Je commence par en fixer le cahier des charges:
- oscillateur Clapp,
- variation du circuit d’accord par diode varicap (varactor)
- plage de fonctionnement de 3,760MHz à 4,110MHz, pour couvrir la bande des 14 MHz avec une fréquence intermédiaire de 10,240 MHz,
- amplificateur délivrant 15 dBm sur 50 ohms, pour alimenter un mélangeur à diodes,
- filtre passe bas pour éliminer les harmoniques,
- amplificateur destiné à alimenter mon fréquencemètre dans un premier temps, puis, dans le futur, un micro contrôleur intégré au transceiver.

Qui se traduit sous la forme du schéma fonctionnel suivant:

Ci-dessous le schéma complet du circuit. Chaque partie du circuit est décrite ensuite.

Télécharger les fichiers Kicad du schéma .

L’oscillateur
J’ai opté pour l’oscillateur Clapp, connu pour sa stabilité et aussi pour la facilité de fabrication de la bobine sans prise intermédiaire. Facilité apparente toutefois, la mise au point de l’oscillateur m’a permis de vérifier la loi de Murphy étendue aux oscillateurs: « un amplificateur oscille, un oscillateur n’oscille pas » et de connaître les limites de la simulation. J’ai construit de superbes oscillateurs qui, en simulation, fonctionnaient parfaitement avec toutes les combinaisons LC. Satisfait du montage virtuel, je prenais avec enthousiasme le fer à souder pour le monter. Je me hâtai de brancher l’oscilloscope. Hélas! l’écran restait désespérément vide. Il me fallait remettre tout à plat. Après maintes recherches sur le net, j’ai trouvé une excellente synthèse sur le sujet réalisée par Olivier ERNST F5LVG intitulée « STABILITE DES OSCILLATEURS« .

Pour obtenir un oscillateur stable qui oscille, il faut que la capacité d’accord soit supérieure à Ce et inférieure à Cmax/2.
(1) Ce pF = Fo * 100
(2) Cmax pF = 6000 / Fo
(3) Cmax/2 = 3000 / Fo
Calculs:
(4) Fo = limite supérieure de la bande = 4,11 MHz
(5) Ce = 4,11 * 100 = 411 pF
(6) Cmax/2 = 3000 / 4,11 = 730 pF
(7) Résultat: capacité d’accord pF = ] 411 ; 730 [

Figure 1

Cas de l’oscillateur Clapp figure 1.
F5LVG indique que les deux capacités du Clapp doivent, du fait de leur mise en série, avoir une valeur double de la valeur calculée par la théorie. Comme base de départ, les valeurs des 2 capacités principales peuvent être égales à Cmax/2 chacune, la valeur de la capacité en série avec la bobine étant égale au quart de cette valeur y compris le CV. Partant de ce calcul, je prends les valeurs normalisées E12 supérieures les plus proches soit C1 = C2 = 820 pF pour les deux capacités en série et Ct = 820 pF / 4 = 220 pF pour la capacité en série avec la bobine.
Calcul de L:
(8) A la résonance Lw = 1/Cw ou L = 1/Cw²(9) w² = (2πFo)²
(10) C = 1/[1/Ct + 1/C1 + 1/C2]
(11) Ct = 220 pF = capacité totale utilisée pour caler et balayer l’intervalle de fréquence F MHz=[3,76 ; 4,11]
(12) C = 147 pF
(13) Résultat L = 10 uH

L’excellente synthèse sur le VFO « Calcul et réalisation d’un VFO Part1 et Part2″ de F6EVT indique la valeur des réactances capacitives des capacités C1 et C2, soit Xc1 = Xc2 = 45 ohms pour le Colpitts et le Clapp. Partant de là, effectuons les calculs:
(14) Xc = 1/Cw
(15) C = 1/wXc
(16) w = 2πFo
(17) C = 861 pF = C1 = C2 (figure 1) résultat proche du calcul précédent.

Si vous êtes allergique au calcul mental ou à la règle à calcul, vous pouvez utiliser ce calculateur.

Après un passage par la simulation SPICE (voir détail ci-dessous), je suis parti sur cette base pour monter l’oscillateur. Je connecte l’oscilloscope. Eurêka! Miracle de la technique! Une superbe sinusoïde se dessine sur le graticule.

Simulation
Pour que ce travail soit réutilisable, j’ai conçu un modèle de simulation entièrement paramétrable avec LTspiceIV de LINEAR TECHNOLOGY. Voici le modèle de simulation:

Paramètres principaux à entrer:
.PARAM Fmax=4.11Meg : Fréquence haute d’oscillation Fo
.PARAM XL=258 : Réactance inductive de la bobine L à Fo (voir figure 1)
.PARAM Xca=47 : Réactance capacitive du condensateur C0 et C1 à Fo (voir figure 1)
.PARAM Xct=176 : Réactance capacitive du condensateur Ct en série avec L à Fo (voir figure 1)
.STEP PARAM Ctune 0p 100p 10p : variation du condensateur variable en // sur Ct

Notes:
(1) Paramètre Xct: puisque Ct = Ca/4 vous pouvez indiquer Xct = 4*Xca
(2) Paramètre Ctune: représente le CV ou la diode varicap.

Simulation : analyse transitoire
Elle calcule les variables du circuit en fonction du temps. Le résultat est enregistré dans le fichier .log . Au cours de cette analyse on calcule:
(1) la fréquence obtenue F MHz = [4,178; 3,729]pour chaque valeur de Ctune pF = [0; 100]

.measure tran t1 FIND time WHEN V(g)=0 TD=400u RISE=1
.measure tran t2 FIND time WHEN V(g)=0 TD=400u RISE=101
.measure tran F[Ctune] PARAM 100/(t2-t1)

Measurement: c5
 step ctune
 1    0
 2    1e-011
 3    2e-011
 4    3e-011
 5    4e-011
 6    5e-011
 7    6e-011
 8    7e-011
 9    8e-011
 10   9e-011
 11   1e-010
Measurement: f[ctune]
 step 100/(t2-t1)
 1    4.17824e+006
 2    4.1188e+006
 3    4.06341e+006
 4    4.01193e+006
 5    3.96374e+006
 6    3.9187e+006
 7    3.87585e+006
 8    3.83618e+006
 9    3.79858e+006
 10   3.76268e+006
 11   3.72909e+006

(2) la valeur de la capacité C1 = 824 pF

.MEASURE TRAN c1 PARAM Ca
 step ca
 1    8.23911e-010

(3) la valeur de la capacité C2 = 824 pF

.MEASURE TRAN c2 PARAM Cb
 step cb
 1    8.23911e-010

(4) la valeur de la capacité Ct = 220 pF

.MEASURE TRAN C4 PARAM Ct
 step ct
 1    2.20022e-010

(5) la valeur de l’inductance L = 10 uH

.MEASURE TRAN L1 PARAM L
 step l
 1    9.99075e-006

Voici le graphe obtenu:

Télécharger les fichiers LTspice de la simulation .

Buffer
La sortie de l’oscillateur est connectée sur l’entrée à haute impédance du buffer, amplificateur à drain commun ou source follower . Sa sortie à basse impédance est reliée aux 2 amplificateurs de sortie: celui du VFO, celui du fréquencemètre.

Amplificateur du fréquencemètre
Afin de ne pas perturber le VFO, j’ai tiré une ligne séparée vers le fréquencemètre. L’amplificateur donne les impulsions nécessaires au micro contrôleur.

Réalisation de la partie 1
J’ai utilisé les composants que j’avais: des transistors JFET MPF102 pour l’oscillateur et le buffer. La tension d’alimentation de ces 3 étages fixée à 6V est régulée par le régulateur 78L06. Les condensateurs du circuit oscillant et de liaison sont du type NP0. L’inductance L = 10uH, calculée avec mini ring core calculator est faite de 45 tours de fil de Cu émaillé de 0,4 mm bobinés sur tore T50-2 acheté chez kits and parts. L’amplificateur du fréquencemètre est un BJT NPN 2N3904 en émetteur commun. Des images du circuit fini sont données dans la partie 3.

Test – Mesure
Après un temps de chauffage de 15 mn pour assurer la stabilité de l’oscillateur, le fréquencemètre branché à la sortie de l’amplificateur affiche F = 4.311 MHz , fréquence proche de celle mesurée en simulation et calculée (F = 4,178 avec Ctune = 0).
Avec la sonde 10:1 à l’échelle 50mV/cm L’oscilloscope donne Vpp = 185mV soit Vpp = 1,85 V.
Pour la mesure HF, j’ai construit une sonde HF sur le modèle N5ESE’s Ballpoint RF Probe. La sonde donne sur le multimètre Vrms = 0,738 V soit Vpp = 0,738*2*√2 = 2,09 V valeur voisine de celle lue sur l’oscilloscope.
Calcul de la capacité d’accord:
(M1) LC = 25330,3 / F² avec L en uH, C en pF, F en MHz
(M2) C pF = 25330,3 / (F^2..L) = 136 pF avec F= 4,311 MHz, L = 10 uH
(M3) capacité des 2 condensateurs de 820pF en série C1 et C2 = 820 / 2 = 410 pF
(M4) capacité Ct = (410 * 136) / (410 -136) = 204 pF.

Photo 1 signal en sortie du buffer

Références
STABILITE DES OSCILLATEURS – Olivier ERNST F5LVG
Calcul et réalisation d’un VFO Part1 et Part2 – F6EVT
VFO – CT4ER
Clapp oscillators – Ian Purdie VK2TIP

Index des articles de la catégorie Transceiver